一款32～38 GHz毫米波寬帶低噪聲放大器的仿真設計

單 偉 袁 航 鐘思潔 鄭 曉 趙夢薇

(中國核動力研究設計院核反應堆系統設計技術重點實驗室，四川 成都610213）

0 引言

低噪聲放大器（Low Noise Amplifier，LNA）被廣泛用于雷達、航天測控、衛星通信等領域[1-3]。作為微波與毫米波通信系統前端接收機的第一級關鍵電路，LNA的增益、噪聲系數以及線性度等性能將直接影響接收系統的指標性能[4]。典型的接收機前端鏈路如圖1所示。在低噪聲放大器的電路設計中，晶體管性能影響著帶寬和最大增益。贗同晶高電子遷移率晶體管（Pseudomorphic High Electron Mobility Transistor，PHEMT）被廣泛應于低噪聲放大器的電路設計，因為其具有以下多重優勢：工作頻率高、噪聲低、電流處理能力強、溫度穩定性好、跨導大、輸出電阻大等[5,6]。

圖1 射頻接收機前端鏈路框圖

本文使用贗晶型高電子遷移率晶體管（PHEMT）設計了一款工作頻段為32～38 GHz的低噪聲放大器，通過三級級聯電路結構實現低噪聲放大器的高增益和最大傳輸功率。

1 有源器件和工作點的選擇

本文設計的低噪聲放大器的工作頻段高，且要求的增益較高，噪聲系數較低。綜合考慮，最后選擇了GaAsPHEMT器件的小信號模型進行仿真設計。

PHEMT器件的工作點選取直接影響著放大器的工作頻段范圍內噪聲系數、帶內增益以及放大器電路的穩定性[7]。通過計算機仿真軟件對GaAs PHEMT器件在不同柵壓下進行直流掃描仿真，對比漏極電流ID與漏壓VDS的特性曲線如圖2所示。結合圖2的PHEMT器件轉移特性曲線，在漏壓VDS=3.0V,選取柵壓VGS=-0.35 V,此時晶體管在最佳直流偏置點狀態，相對應的漏極電流ID=19.2 mA。

圖2 漏極電流I D與漏源電壓V DS的特性曲線

2 電路設計

2.1 電路整體結構設計

為了使得低噪聲放大器在工作頻段范圍內有較高的增益，采用PHEMT器件三級級聯放大的電路結構，每一級晶體管放大電路單元結構相同，整體電路結構如圖3所示。每一級晶體管放大電路單元的輸入匹配網絡可使LNA達到最佳噪聲反射系數，每一級電路單元的輸出匹配網絡，可實現放大電路的高增益和最大傳輸功率。此外，隔直電容將減少前一級PHEMT器件的漏級電流對后級晶體管柵壓的影響。在級聯放大鏈路末級，通過高通濾波器實現帶寬內增益平坦度，通過π型電阻網絡調節輸出駐波比。

圖3 晶體管放大電路結構

2.2 偏置電路設計

根據PHEMT器件的工作點設計合適的偏置電路。考慮到晶體管的雙電源供電需要同時設計漏極偏壓電路和柵極偏壓電路，增加偏置電路和電源電路的復雜性，因此采用自偏壓方式對PHEMT器件供電，自偏壓電路如圖4所示。漏極偏壓電路為PHEMT器件提供穩定的漏極電流與漏壓，同時起到隔離射頻信號泄露到漏極直流電源的作用。柵極自偏置電路為PHEMT器件提供恒定的柵壓，同時遏制漏極到柵極的射頻信號。

圖4 晶體管自偏壓電路

2.3 匹配電路分析

放大器的輸入匹配方式主要包括最大功率傳輸匹配和最小噪聲匹配。在低噪聲放大器電路設計中，考慮到難以同時實現最小噪聲與最大增益的指標性能，因此在電路設計時必須折中考慮，同時兼顧噪聲與增益的性能[8]。通常在每一級放大電路的輸入端接近最佳噪聲匹配，在每一級放大電路的輸出端按最大功率傳輸匹配。本文設計的輸入匹配網絡、輸出匹配網絡分別如圖5、圖6所示，通過仿真得到每一級放大電路輸入端呈現的源阻抗以及放大電路在中心頻率條件下對應的輸出阻抗，用以進行每一級電路的輸入、輸出匹配。

圖5 輸入匹配網絡

圖6 輸出匹配網絡

圖7 晶體管放大電路單元原理圖

圖8 晶體管放大電路單元的增益圖

圖9 晶體管放大電路單元的噪聲系數

2.4 晶體管放大電路單元仿真

本文設計的低噪聲放大器采用PHEMT器件三級級聯放大的電路結構。針對每一級晶體管放大電路單元進行仿真，并通過調諧多變量優化LNA工作頻段范圍內的增益平坦度。晶體管放大電路單元原理圖如7所示，仿真分析結果如圖8、圖9所示。

通過仿真分析表明，晶體管放大電路單元在工作頻段內的增益范圍為7～8 dB，其噪聲系數低于1.5 dB。由此可預估PHEMT器件三級級聯的電路結構可實現在工作帶寬內增益高于21 dB，噪聲系數低于4.5 dB。

2.5 晶體管放大電路單元仿真

考慮到晶體管放大電路單元在工作頻段32～38 GHz范圍內的增益不平坦，放大電路單元三級級聯之后會導致整體電路的增益平坦度變差，因此在第三級晶體管放大電路單元的輸出端串接一個高通濾波電路來提高LNA的增益平坦度。高通濾波器的原理圖以及仿真系統生成的濾波器封裝模型分別如圖10～圖11所示。整體三級級聯放大電路的輸出端串接π型衰減網絡調節LNA輸出信號的駐波比，其原理如圖12所示。

圖10 高通濾波器原圖

圖11 高通濾波器仿真系統生成封裝模型

圖12 π型衰減網絡

圖13 低噪聲放大器整體電路級聯仿真原理圖

3 級聯電路仿真設計與結果分析

對低噪聲放大器的整體電路進行三級級聯仿真和電路參數優化，其電路原理圖如圖13所示，為較少直流供電電源電路的復雜性，其中每一級的PHEMT器件采用自偏壓供電方式。

利用計算機仿真優化電路參數后的仿真結果如圖14所示。低噪聲放大器在32～38 GHz的工作頻段范圍內，噪聲系數NF≤2 dB，帶內增益G≥20.5 dB，輸入與輸出回波損耗RL≤9.5 dB。

圖14 低噪聲放大器整體電路級聯仿真結果

4 結論

本文采用GaAs PHEMT器件研究設計了一款工作頻率范圍為32～38 GHz的低噪聲放大器，該放大器采用贗同晶型高電子遷移率晶體管三級級聯的電路結構。為減少偏置電路和直流供電電源電路的復雜性，采用了自偏壓供電。通過在每一級晶體管放大電路單元的輸入、輸出端增加的匹配電路實現得到最佳噪聲反射系數、工作帶寬內的高增益和最大功率傳輸。末級電路利用高通濾波提高增益平坦度，同時利用電阻網絡調節輸出信號駐波比。通過仿真分析表明，該低噪聲放大器在32～38 GHz工作頻段范圍內噪聲系數NF≤2 dB，帶內增益G≥20.5 dB，輸入與輸出回波損耗RL≤9.5dB，整體電路設計有著良好性能指標。