衛星信道高動態時延與多普勒模擬系統的研究與設計

鮑大志，邢斯瑞，刁國影，陳 悅

(長光衛星技術有限公司，吉林 長春 130102)

在衛星通信系統研發和測試階段，需要分析衛星在軌的實際通信性能. 對于衛星通信來說，實際環境的信道測試難以實現，需要借助信道模擬系統進行測試. 隨著軟件無線電技術的成熟，信道模擬器普遍采用軟件無線電技術實現[1，2].

衛星信道受自由空間損耗、 時延、 多普勒頻移、 陰影、 多徑等多種因素影響. 其中針對陰影，多徑等因素目前已研發出多種描述模型. 但針對目前最為熱點的低軌通信衛星，由于通信仰角相對較高，相比于陰影、 多徑等因素，高動態的時延和多普勒對信道特性具有更為普遍的影響，但目前針對時延多普勒特性高動態實時模擬的相關研究較少[3-5]. 由于衛星高速運動且通信距離遠的特點，使得衛星信道時延與多普勒呈現高動態范圍，且快速變化，這種影響在低軌衛星上尤其明顯. 高動態特性對衛星通信性能和導航測距等有較大影響[6，7]. 信道模擬系統可以通過先進先出(FIFO)的存儲器模擬固定的通信時延，需要的存儲器規模與采樣率和最大時延量成正比. 針對信號發生器可利用數控振蕩器(NCO)調整信號發送速率，模擬高動態時延變化； 通過載波NCO完成多普勒頻率控制[8]. 而對于信道模擬器，由于信號形式未知，上述時延控制方法無法使用，需要對時延直接控制. 本文結合存儲器控制，可變分數時延濾波器，數字NCO等技術，利用軟件無線電實現了衛星信道靜態時延模擬、 高動態時延和多普勒的聯合實時模擬，并對系統功能進行了驗證.

1 系統模型

提出的衛星信道高動態時延與多普勒模擬系統模型如圖1所示. 射頻輸入信號經過下變頻和模數(AD)變換模塊之后，輸出數字基帶信號，在FPGA當中完成時延和多普勒特性的實時生成，再經過數模(DA)變換和上變頻模塊變換，實現射頻信號輸出.

圖1 系統架構Fig.1 System architecture

FPGA中集成了靜態時延控制、 動態時延控制以及多普勒頻移模擬控制模塊. 靜態時延控制模塊實現FPGA和DRAM之間的數據交換，實現固定延遲. 動態時延控制模塊從上位機參數控制模塊實時接收時延變化量，計算實時時延，實現實時時延控制. 多普勒頻移模擬模塊從上位機接收實時多普勒頻移量，實現實時多普勒實時模擬. 上位機參數控制模塊提供輸入頻點，輸出頻點，固定時延參數，實時時延變化量和多普勒頻移量等參數信息，并傳輸到FPGA模塊當中.

2 靜態大規模時延

信號時延即對信號進行一段時間的緩存后再輸出，需要FIFO存儲器來實現. 時延越大，信號采樣率越高，則需要的存儲器容量則越大. 為了滿足大范圍時延的要求，選擇DRAM存儲器實現和FPGA的交互. DRAM具有存儲空間大，成本低的特點. 但從DRAM存儲器讀取數據具有不固定的延時，并且DRAM存儲器讀寫不能同時進行.

對于DRAM中的數據，按照地址進行連續讀寫，到達末尾地址后繞回到首地址，從而實現FIFO結構； 對DRAM采取數據請求和獲取的分級形式對數據進行緩存，克服讀取延時不確定性； 通過高速時鐘(高于二倍采樣時鐘)進行讀寫周期切換，并利用FIFO緩存控制讀寫速度，從而達到等價于讀寫同時進行的效果. 在時鐘周期分配部分，首先寫入N個周期，然后讀取N個周期，再次寫入N個周期，然后讀取N個周期……. 通過選擇合適的N值，降低頻繁的讀寫切換導致的數據吞吐量降低問題.

具體流程如圖2 所示： 建立FIFO 1和FIFO 2，FIFO 1中存儲數字信號輸入； FIFO 2中存儲DRAM輸出的數字信號并輸出給后續模塊處理. 通過判斷FIFO中數據存儲情況，控制DRAM讀寫速度，由于讀取的延時性，進行DRAM數據請求時，應該保證FIFO 2中留有一定空間余量，余量應大于DRAM最大的讀取延遲周期數.

圖2 靜態時延控制原理Fig.2 Principle of static delay control

3 多普勒頻移模擬

對于數字IQ調制信號

s(n)=I(n)+jQ(n),

(1)

式中：I(n)為同向路信號；Q(n)為正交路信號. 要對s(n)進行頻率f的變頻，則

s′(n)=s(n)ej2πfn=

I(n)cos(2πfn)-Qsin(2πfn)+

j[I(n)sin(2πfn)+Q(n)cos(2πfn)].

(2)

令θ(n)為正弦信號的相位信息，則

(3)

式中：fs為采樣頻率，n為采樣周期計數. 利用式(3) 可計算實時相位信息，根據相位信息，查詢存儲器中的正弦函數表得到對應的正余弦值. 然后利用式(2)中的乘法器結構，完成數字變頻，實現多普勒模擬.

4 精確時延控制

利用FIFO結構實現信號時延，時延分辨率為采樣周期Ts. 為了獲得更高的時延分辨率，本文基于最小二乘法設計了分數時延濾波器，在濾波器階數固定的情況下，可保證整個通帶內時延誤差最小化，最大化利用信道模擬器的采樣帶寬. 為實現時延實時可變，濾波器采用Farrow結構實現，對于不同的時延輸入值，濾波器系數不需要進行重新計算.

簡要介紹分數時延濾波器設計方法如下,詳細推導過程可參考相關文獻[9，10].Hid(ejω)為理想分數時延濾波器頻率響應，H(ejω)為分數時延濾波器實際頻率響應，設D為時延系數，例如D=0.3則代表延遲0.3個采樣周期，則

Hid(ejω)=e-jωD.

(4)

考慮通帶內誤差最小化，令通帶為[0,aπ]，在整個通帶范圍內，頻率響應誤差函數

hTPh-2hTQ+m,

(5)

式中：h為時域沖激響應系數向量.

在式(5)中，對hT求偏導，使得導數為0得到誤差最小值，于是

h=P-1Q.

(6)

計算可得

asinc[a(k-l)],

(7)

asinc[a(i-D)].

(8)

FARROW架構濾波器實現：

分數時延濾波器延時系數為D，濾波器的傳遞函數定義為

(9)

用M階多項式進行擬合

(10)

根據式(9)，式(10)，有

(11)

(12)

Gm(z)可以看成子濾波器的傳遞函數，整個濾波器結構如圖3 所示.

圖3 FARROW結構濾波器Fig.3 Farrow structure filter

本文采用3階多項式擬合的32階濾波器，通帶歸一化頻率a=0.8，濾波器的幅頻特性曲線和時延特性如圖4、 圖5 所示，時延以采樣周期(sample)為單位：

圖4 幅頻特性圖Fig.4 Amplitude-frequency characteristic diagram

圖5 時延特性圖Fig.5 Delay characteristic diagram

通帶內最大幅度誤差不超過0.001，通帶內最大時延誤差不超過0.000 1.

5 動態時延控制

在實際的衛星通信當中，發射機和接收機之間的位置關系持續變化，所以，時延也是動態變化的，需要對時延進行動態連續控制. 控制方式如圖2 所示：

FIFO 2中緩存輸入數據(即靜態時延控制模塊中的FIFO 2)，FIFO 3中緩存輸出數據. 整個循環以略高于采樣頻率的時鐘運行，循環時鐘頻率越高，則能達到的時延變化率越高，而時延變化率取決于衛星徑向飛行速度與光速的比，由于衛星飛行速度遠低于光速，所以循環運行時鐘略高于采樣時鐘即可，保證在后續處理中以采樣速率讀取FIFO 3中數據情況下不會讀空. 具體步驟如圖6 所示.

圖6 動態時延控制原理Fig.6 Dynamic delay control principle

步驟 1) 判斷FIFO 2中待讀取的數據是否充足，如果是，則執行步驟2)，如否，執行步驟1)；

步驟 2) 判斷FIFO 3中待寫入的數據是否充足，如果是，則執行步驟3)，如否，執行步驟1)；

步驟 3) 所述動態時延控制單元進行動態時延處理，并將動態時延處理后的數據寫入FIFO 3，返回步驟1).

動態時延處理部分利用了上文設計的分數時延濾波器：

假設第n個輸出時刻的時延為Td(n)，采樣周期為Ts，令

(13)

令ΔTd(n)為第n個輸出時刻到n+1個采樣時刻的時延變化量，設

(14)

則td(n+1)=td(n)+Δt(n).

(15)

對td(n)進行拆分，令

td(n)=md(n)+kd(n),

(16)

式中：md(n)為td(n)的整數部分；kd(n)為td(n)的小數部分，因為分數時延濾波器的時延范圍為 [-0.5,0.5]，所以令-0.5

md(n+1)=

(17)

kd(n+1)=

(18)

當md(n+1)=md(n)時，從FIFO 2中讀取數據輸入分數時延濾波器，分數時延值設為kd(n)，分數時延濾波器輸出數據；

當md(n+1)=md(n)+1時，不向分數時延濾波器輸入新的數據，分數時延值設為kd(n)，分數時延濾波器輸出數據；

當md(n+1)=md(n)-1時，連續兩周期從FIFO 2數據輸入分數時延濾波器后，分數時延值設為kd(n)，分數時延濾波器輸出數據.

6 上位機參數控制

上位機參數控制單元向下位機傳遞的一次性參數包括DRAM初始延遲周期n0，分數時延濾波器初始時延值k0，實時參數包括多普勒頻移模擬單元中的數字變頻器的變頻參數d(n)，動態時延控制單元中的時延變化量相對值Δt(n)，其中n為采樣周期計數.

對于確定的傳輸環境，設初始時刻傳播時延值T0，扣除信道模擬器各部分處理的固定時延Tf，得到

T0-Tf=n0Ts+k0-0.5

(19)

式中：Ts為采樣周期，由式(19)可計算n0和k0值.

(20)

設fs為采樣頻率，數字變頻器在第n個輸出周期的變頻參數輸入可設定為

(21)

ΔTd(n)為時延變化量，fd(n)為多普勒值，兩個參數成正比，設f為通信頻率

(22)

可根據多普勒變化值計算時延變化量，動態時延控制及多普勒頻移模擬控制模塊實時傳遞參數.

7 性能驗證

系統時延和多普勒特性難以直接測試，這給系統的驗證帶來了困難. 本文通過測距系統，間接對系統的靜態時延特性進行驗證. 構建直接序列擴頻收發信機，通過擴頻接收機的鎖相環和碼環分別對動態時延和多普勒功能進行了驗證.

7.1 靜態時延驗證

系統信號處理存在固有時延，固定延時模塊時延也會因為采樣時鐘偏差和理想結果存在誤差，通過配有精確時鐘的測距系統，可以對系統時延特性進行測量，從而完成時延特性的校準和性能檢驗. 本文采用了側音測距系統進行功能驗證[11].

由于系統數據處理需要一定時間，延遲的采樣點數不能無限小，令靜態時延控制模塊延遲點數分別取30 000，100 000，1 000 000，2 000 000，3 000 000，4 000 000，采樣率120 MHz，每個延遲點數利用側音測距系統分別進行10次時延測量，根據測量結果，采用最小二乘法，對系統實際時延性能進行擬合，如圖7 所示，得到擬合方程為

圖7 靜態延遲最小二乘擬合圖Fig.7 Static delay least squares fitting diagram

Dr=1.000 003 047 5Di+4.092 9*10-6,

(23)

式中：Dr為系統實際時延；Di為理論時延.

7.2 動態多普勒和時延驗證

動態特性利用鎖相環和碼環驗證[12]. 利用鎖相環可以跟蹤相位變化，鎖相環生成的載波可以驗證系統的實時多普勒頻率模擬性能. 在時延實時快速變化條件下，時延的實時值難以直接監測，但是時延變化將導致信號符號速率發生變化

(24)

符號速率變化量Δp，多普勒頻移量fd，時延變化量ΔT3者成正比關系. 而對于直接序列擴頻信號，利用碼環可以實時跟蹤符號速率的變化，從而可以驗證系統動態時延控制功能. 碼環的具體形式如圖8 所示.

圖8 碼環原理圖Fig.8 Code tracking loop schematic diagram

利用偽碼生成器生成超前、 即時、 滯后3組偽碼，分別對輸入數據進行解擴并對解擴后的信號進行積分，利用超前滯后兩組偽碼的積分結果進行鑒相，鑒相結果經過環路濾波器后利用碼NCO調整偽碼速率，使得偽碼速率和輸入數據速率匹配. 因此，在碼環結構中可以通過監控碼NCO得到符號速率的變化情況，從而驗證系統延時的動態變化情況.

本文選擇了BPSK調制方式的直列擴頻收發信機進行功能驗證，符號速率4.096 kbps，碼速率3.069 Mbps，擴頻碼長度1 023. 分別選擇常量和線性變化兩種形式的多普勒和時延變化形式，得到鎖相環和碼環的跟蹤結果，如圖9，圖10 所示.

圖9 多普勒偏移對比圖Fig.9 Doppler frequency shift comparison diagram

圖10 符號速率偏移對比圖Fig.10 Comparison diagram of symbol rate deviation

跟蹤結果和理論值趨勢一致，系統有效實現了多普勒頻率和時延的實時動態模擬.

8 結 論

時延和多普勒特性是衛星信道的重要特征，在衛星通信系統設計當中需要重點考慮. 本文給出了一種實現信道時延和多普勒特性模擬的有效方法，可以實現大范圍高精度的時延模擬，并可以實現時延和多普勒的實時動態控制. 同時，本文給出了系統的測試方案，證明系統的有效性. 本文的衛星信道時延與多普勒模擬系統可以用于衛星通信，導航等系統的測試當中.