功率MOSFET工藝仿真驗證研究

鄭瑩 遲辛格

（沈陽理工大學 遼寧省沈陽市 110159）

1 引言

功率MOSFET 器件是新一代的電子元器件，由于具有開關速度快、耗能低、穩定性好等優點[1-2]，被廣泛應用在汽車電子、節能燈、開關電源以及電機驅動等領域。目前，對功率MOSFET 器件的研制主要以逆向設計為主，依賴于現有加工工藝線水平和大量的實驗流片，得到滿足設計要求的芯片，這樣不但需要花費大量的人力、物力，成本也較為昂貴，器件的研發周期也較長。隨著計算機技術的快速發展以及對于半導體器件加工工藝的深入了解[3-4]，各種各樣的半導體模擬仿真軟件應運而生，大大提高了器件的設計開發效率。因此，仿真與實驗協同設計開發功率半導體器件成為當前研發的主要趨勢[5-6]。本文將利用一款半導體模擬軟件對已流片的功率MOSFET 器件進行單胞結構建模和工藝模擬仿真，為下一步優化參數提供方向，也為建立功率MOSFET 器件的設計開發平臺提供理論和實驗依據。

2 工作原理

圖1 是P 型功率MOSFET 器件的單胞結構縱向剖面示意圖。整個功率MOSFET 器件是由數千個這樣的單胞結構并聯而成的，作為功率MOSFET 器件的基本單元，該器件的三個電極分別為柵極G、源極S 和漏極D，與普通MOS 器件相比，該器件的不同之處是漏極端位于晶圓片的襯底，這可以大大提高晶圓片表面的利用率[7]。當柵源極短接時，漏極的負電壓使得P-外延層和N-體區形成的PN 結反偏，耗盡層寬度以摻雜濃度較低的P-外延層一側為主，隨著漏極負電壓的增大，耗盡層寬度也增大，直至達到結發生擊穿，此時對應的漏極負電壓為該器件的擊穿電壓BVdss，其強烈依賴于較低摻雜P-外延層的厚度和摻雜，厚度越厚，摻雜濃度越低，越容易擊穿；當柵源電壓達到某一負電壓時，位于柵氧下方N-體區內部的表面區域形成強反型，源漏導通形成電流，此時對應的柵源負電壓即為器件的閾值電壓Vth，閾值電壓的大小主要與N-體區的表面摻雜濃度、柵氧厚度和界面電荷等因素有關，表面摻雜濃度越大，柵氧厚度越厚，反型越困難，要想實現強反型，需要的閾值電壓就會越大，另外，柵氧和體區表面界面處的雜質原子、結構缺陷或捕獲的電荷等也會影響電場，從而進一步影響閾值電壓。

3 工藝模擬與仿真驗證

根據前期功率MOSFET 器件的結構與工藝設計要求，所使用的外延片是晶向＜100＞的P 型Si 外延片，外延片的摻雜濃度為5.9E14cm-3，外延層的厚度為40μm，單個元胞橫向尺寸為32μm。

圖1：P 型功率MOSFET 器件單胞結構縱向剖面示意圖

圖2：阱推后的器件結構圖

圖3：單胞結構圖

功率MOSFET器件制作的主要工藝流程是在已有的外延片上，首先進行場氧化形成厚的氧化層，接著進行有源光刻和氧化層刻蝕以形成限定的器件區域，然后通過柵極氧化、多晶硅淀積、摻雜和退火、柵極刻蝕，形成具有周期性的柵極圖案，再利用多晶硅的自對準，通過磷注入和退火形成N-體區，而硼注入和退火形成P+區，注入劑量和能量的選擇是基于結構參數設計和擴散試驗，由于N-體區和P+區在退火的過程中存在橫向擴散且擴散的程度不同，因此在外延片表面形成了溝道，溝道的長度由二者橫向擴散之差來決定。為了避免電極互連和短接，之后要進行絕緣厚氧化層的淀積和增密，并通過接觸光刻和氧化層刻蝕形成源極接觸窗口，再在整個芯片表面濺射一定厚度的金屬層，形成用于功率MOSFET 器件的源極，為防止由P-外延層、N-體區和P+區形成的寄生三極管導通，需要將N-體區和P+區短接，因此這里的源極同時覆蓋了N-體區和P+區這兩個區域。為使得器件免受機械損傷，還要在整個芯片表面沉積一層鈍化層，從而提高器件的可靠性。按照器件芯片正面版圖布局的位置，通常在芯片邊緣周圍的某個固定區域分布著類似陣列式的金屬觸點，其與器件單元結構中的多晶硅電極相連，形成功率MOSFET 器件的柵極。為了滿足現代電子元器件對芯片輕薄短小的要求，同時提高器件的驅動能力，最后要對晶圓片背面進行相應的減薄處理以降低導通電阻，并在背面做金屬層，用作功率MOSFET 器件的漏極。

圖4：擊穿電壓曲線

圖5：閾值電壓曲線

這里涉及的主要工藝步驟及其工藝條件如下：

· 場氧：450nm

· 注入B：1E12，40keV

· 退火：10′，1000℃，H2:7 L/min，O2:6 L/min

· 多晶硅：500 nm，7.5E19

· 阱注入：1.5E14，120keV

· 退火：90′，1100℃，N2:5 L/min，O2:1 L/min

· 注入B：3.5E15，60keV

· 低壓淀積：900 nm

· 增密：950℃，N230′

· 濺射：AL，2 μm

流片過程中，通過單步工藝監控測得的場氧厚度、多晶硅厚度和方阻、柵氧厚度分別為445 nm、500 nm 和18.4 Ω/sq、90 nm；流片結束后對器件進行電參數測試，得到擊穿電壓BVdss=-369 V，閾值電壓Vth=-6 V。

在此基礎上，利用半導體仿真軟件對該功率MOSFET 器件進行了工藝模擬仿真，圖2 是仿真過程中阱注入并退火后的器件結構圖，圖中不同的灰度代表了不同的材料。由圖可以看到，此時已形成柵氧和多晶硅柵極結構，但是，由于沒有P+區的注入和退火，還沒有形成溝道區；圖3 是最終得到的器件單胞結構圖，利用軟件中的參數提取功能，得到最終的場氧、多晶硅和柵氧的厚度分別為450 nm、500 nm 和89 nm，多晶硅方阻為18.5 Ω/sq，均與實際工藝數值基本一致。

根據P 型功率MOSFET 器件的工作原理，當柵極電壓達到閾值電壓Vth 時，溝道區發生強反型，在漏源電壓BVdss 的作用下，形成由源極S、P+區、溝道區、P-外延層到漏極的垂直電流流向，因此，在結構和電參數仿真時，為了能夠最大程度的擬合現有條件下器件的工藝流程，不影響計算收斂和運算速度，需要重點在電流流過的區域合理劃分網格，同時也需要充分考慮到實際界面電荷等對閾值電壓的影響，進而選擇合適的物理模型。圖4 是仿真得到的擊穿電壓曲線，圖5 是仿真得到的閾值電壓曲線，從兩幅圖中可知，擊穿電壓BVdss 為-365.63V，閾值電壓Vth 為-6V，與實際流片結果基本一致。

4 結論

傳統功率MOSFET 器件的研發大多采用逆向設計的方法，不僅要花費大量的時間，而且多次流片的成本昂貴，器件研制效率低下，而借助于半導體仿真軟件完成器件的設計和工藝流程制作，可以大大節約時間和成本，縮短器件的研發周期。本文基于一款P 型功率MOSFET 器件，介紹了器件的工作原理和工藝制作流程，依照前期器件結構和工藝設計結果，在半導體模擬軟件中對器件結構建模，匹配合適的物理模型，合理劃分網格，對各個單步工藝進行了工藝模擬仿真，最終得到的器件電參數仿真結果與實際流片結果基本一致，為下一步器件優化奠定基礎，也為后續類似器件的開發提供參考。