基于SiP技術的寬帶一體化雷達射頻收發系統?

張 龍 馬向峰，2 湯曉云

（1.中國空空導彈研究院 洛陽 471009）（2.航空制導武器航空科技重點實驗室 洛陽 471009）（3.空裝駐洛陽地區第一軍事代表室 洛陽 471009）

1 引言

多模復合、多頻段相控陣雷達制導技術對頻綜、收發等微波部件提出了更高的功能和體積要求［1～3］。由于平臺空間的限制，對雷達收發系統進行一體化、小型化設計成為當前重要研究內容［4～6］。傳統雷達系統中信號產生電路輸出的發射信號經功率通道放大后由天線定向輸出，接收機、頻綜、功放等微波組件各自功能獨立，空間布局分散，結構和電氣互聯多，不利于系統的小型化。隨著微波電路技術的發展，多功能MMIC器件、新型小型化無源器件和基于微波多層基板的三維多芯片組件（3D-MCM）成為當前小型化研究的熱點［7～9］。SiP（System in Package）技術將射頻收發、變頻、數字、控制等不同功能的有源芯片和無源器件進行封裝，形成標準封裝的獨立子系統。利用SiP技術，通過收發系統指標體系和結構布局優化整合可以大大減小各組件互聯線束，使寬帶收發、頻綜一體化設計成為可能［10～11］。

2 總體架構設計

雷達發射期間頻綜單元產生的雷達信號經功放單元功率放大后由天線輻射到空間；接收期間，目標回波與相參本振下變頻，經放大濾波等處理后由信號處理系統提取目標的速度、位置等信息，環形器用來實現信號的收發隔離，如圖1。設計目標為利用3D-SiP技術經一體化集成后實現原頻綜單元、發射單元和功放單元的全部功能，并大大壓縮體積，減少互聯。一體化收發系統的主要性能如下。

圖1 雷達收發系統原理框圖

相對帶寬：50%（BW/f0）；

接收增益：33±2dB；

噪聲系數：≤5.5dB；

1dB壓縮點：P1dB≥ -20dBm；

發射功率：28±2dBm；

發射相噪：-95dBc/Hz@5kHz；

發射雜散：≤-60dBc。

3 接收鏈路設計

對于接收鏈路來說信噪比是一個核心概念，鏈路設計的一個重要內容就是通過軟硬件措施最大限度地提高信噪比以增加雷達作用距離，噪聲系數表征了接收鏈路對信噪比的惡化，其值越小，信噪比惡化越小，所以對接收鏈路必須進行低噪聲設計。增益設計的目的是將接收信號能量放大到信號處理A/D采樣的最小可檢測范圍，同時保證A/D量化噪聲所造成的系統信噪比惡化在可接受的范圍內。增益不是越高越好，增益的提高會帶來系統動態范圍的降低，必須控制在一個合理的范圍。根據系統指標和當前射頻器件水平，采用如圖2所示接收鏈路形式。小信號時，通過單刀雙擲開關選擇低噪放支路，實現低噪聲放大；大信號時，開關選擇可控衰減支路進行動態調整，避免鏈路飽和。

根據圖2和當前器件水平對接收鏈路進行電性能指標分配，見表1。計算接收鏈路主要電性能指標如下。

表1 接收鏈路指標分配

圖2 接收鏈路原理圖

1）接收增益（dB）

2）噪聲系數（dB）

3）輸入P1dB（dBm）

通過理論計算可知鏈路電性能可以滿足系統指標要求。

4 發射鏈路設計

發射鏈路設計的目標是將DDS波形信號經過上變頻、濾波、放大等環節輸出給輻射單元。根據DDS信號頻率，為便于濾波和雜散控制，采用L波段點頻源與寬帶跳頻源兩次上變頻的方案實現寬帶發射輸出，原理如圖3。發射鏈路需要考慮的主要電性能包括低相位噪聲設計、低雜散設計和大帶寬。

圖3 發射鏈路原理圖

4.1 相位噪聲分析

根據混頻時相位噪聲相加原理，發射鏈路相位噪聲取決于L波段點頻源及寬帶跳頻源，兩者均須進行低相噪設計。典型鎖相環電路包括鑒相器、分頻器、環路濾波器、壓控振蕩器（VCO）和參考輸入等部分組成。根據鎖相環噪聲傳遞函數和環路傳遞函數可知［12］：在環路帶寬以內，相位噪聲主要由晶振、鑒相器和分頻器引入；在環路帶寬外，相噪主要由VCO決定。通過采用高穩定、低相噪晶體振蕩器作為參考振蕩源，選用低相噪鑒相器、提高鑒相頻率、降低分頻比等措施以降低相位噪聲。

本文第一級L波段點頻源采用單環鎖相方案。第二級寬帶跳頻源設計難點是輸出頻率高，頻帶寬且相位噪聲低，單環難以實現。本方案采用雙環鎖相方案，大步進跳頻通過輔環實現，以降低分頻比。而主環、輔環VCO輸出經下邊頻后再反饋到主環鑒相器從而減小分頻比，降低相位噪聲，實現小步進。主環VCO選擇ADI公司的HMC732，該混頻器帶寬寬，噪底低，雙環鎖相的原理見圖4。

圖4 雙環寬帶鎖相原理

4.2 雜散分析

發射鏈路輸出的雜散信號主要為L波段點頻源和寬帶跳頻源鎖相環自身雜散、兩次上邊頻過程中的本振泄露及組合頻率、電源及控制信號串擾等方面。

鎖相環雜散主要有兩種，一種是外部電源串擾對VCO的調制，另一種是鑒相頻率的泄漏。外部電源串擾通過對鎖相環有源電路進行大小電容濾波措施降低。鑒相泄漏通過將環路帶寬設計為遠低于鑒相頻率，利用環路的低通濾波特性來抑制，同時兼顧環路跳頻時間。

對于上變頻過程中的本振泄露和組合諧波頻率，通過選擇本振和射頻隔離度高的混頻器、合理安排上變頻時混頻比并對上邊頻后的信號進行兩級FBAR濾波實現雜散和本振泄露抑制。對兩級跳頻源功分支路進行放大衰減等措施，利用放大器的反向隔離提高功分電路的隔離度，降低本振鏈路信號到發射信號的泄露。信號二次上變頻后為保證寬帶雜散抑制，采用了分段級聯開關濾波組方案，如圖5。

圖5 發射鏈路雜散抑制原理

除此之外，為避免信號之間泄露串擾，在多層基板內利用走線兩側設置接地通孔進行分腔屏蔽隔離。

5 小型化關鍵技術

5.1 板間垂直互聯設計

方案所采用的SiP模塊采用雙層板布局3D結構，將模塊功能分解成上下兩層電路板實現，中間采用錫球實現電器互聯和機械支撐，厚度高的表貼器件布局在上層板，射頻MMIC器件盡量布局在下層板。上下電路板又各自均為四層結構的復合介質層壓板，板內層間過渡采用微同軸結構以降低插損。

垂直互聯技術既要解決信號在上或下電路板間各自的垂直傳輸，又要考慮上下板之間的錫球電氣連接和物理支撐，最終所有輸入輸出端口過渡為BGA焊點形式布局在3D模塊底部。

5.2 器件的小型化

收發系統將過去由多個單功能MMIC級聯而成的鏈路進行集成，將兩個或兩個以上的單功能電路集成在同一塊GaAs襯底上實現多功能芯片（MFC），MFC具有更小的尺寸，減少了芯片間的大量金絲鍵合和調試，使可靠性和生產效率顯著提高，如接收鏈路射頻部分多功能芯片集成了開關、低噪放、衰減、混頻、本振放大等。

在無源器件方面濾波器一直是小型化的瓶頸，與傳統LC、介質濾波器相比，基于壓電薄膜效應構造的FBAR濾波器，具有高Q值、小體積的優點，且加工工藝可與RFIC或MMIC工藝兼容，尤其適用于頻率范圍800MHz～5GHz，相對帶寬1%～5%，矩形系數好的場合。本方案在發射鏈路第一級上變頻后采用兩級FBAR級聯，可以有效抑制諧波及本振泄露。

第二次上變頻由于具有大帶寬的特點，為保證全帶寬內雜散指標，采用分段濾波的開關濾波組方案，將頻段分成八個子頻段。開關濾波器等無源器件采用GaAs基MMIC多功能芯片，大大減小了體積。

5.3 3D模塊的標準化封裝

要實現小體積的寬帶收發源組件，需要根據電路功能和器件特點，合理地劃分電路單元，做成標準化SiP。這些3D模塊包括本振變頻單元，發射變頻單元，開關濾波組單元，功分放大開關調制單元等。SiP模塊示意如圖6所示，模塊內使用兩層板疊裝方式，層間采用錫球實現電器互聯，同時起到機械支撐作用，3D模塊對外接口通過BGA實現，體積僅為傳統管殼模塊1/10～1/5。極大地簡化了產品調試、裝配過程。

圖6 3D模塊封裝示意

6 系統集成和測試

實際研制過程中還存在著制約系統小型化的問題，如中頻電橋、中頻濾波器等因頻段和性能限制難以小型化。收發系統采用標準集成插座進行和其他系統互聯，組件內部到集成插座之間的電纜互聯占用了收發系統的大部分體積。另外電源串擾處理和模塊電磁兼容和散熱也是產品研制過程的一個難點。

系統集成后測試主要電性能指標如表2，產品部分典型3D模塊見圖7。

表2 系統測試結果

7 結語

基于先進微組裝工藝和小型化有源、無源器件實現了多個SiP模塊，在此基礎上進行了系統集成，完成了寬帶小型化一體收發系統，測試指標滿足系統需求，該收發系統實現了傳統分立組件的功能，大大減小了體積和各組件間的電氣互聯。