3D封裝的故障隔離與故障分析

劉曉婷

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng) 110000）

1 引言

隨著微電子封裝朝著更小、更輕、更薄的方向發(fā)展，用戶對(duì)超大規(guī)模集成電路的低功率、輕型及小型封裝的生產(chǎn)技術(shù)提出了越來(lái)越高的要求，為此，3D封裝技術(shù)應(yīng)運(yùn)而生[1-2]。3D封裝就是把IC芯片一片片疊合起來(lái)，在Z方向垂直互連，將平面組裝向垂直方向發(fā)展為立體組裝。這種三維技術(shù)允許基本電路元器件（比如電阻、電感、電容、二極管和三極管）在垂直方向堆疊，而不僅僅是平面上的互連，從而可以使單位面積上具有更高的集成度[3]。然而隨著封裝密度的提高，器件的失效模式和失效機(jī)理愈加復(fù)雜[4-6]。3D封裝工藝中的故障隔離和故障分析方法，對(duì)于3D封裝工藝的改進(jìn)和優(yōu)化就顯得尤為重要。

2 3D封裝技術(shù)

典型的系統(tǒng)級(jí)封裝（SIP,System In a Package）示意圖如圖1所示。一個(gè)POP（POP,Package on Package）構(gòu)造的3D封裝是將以球面網(wǎng)格陣列（BGA,Ball Grid Array）形式封裝的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA,Field Programmable Gate Array）與中央處理單元（CPU,Central Processing Unit）芯片一起安裝在公共封裝基板上。FPGA的封裝和基板之間的焊點(diǎn)稱為中級(jí)互連（MLI,Mid-Level Interconnect），CPU到基板和FPGA芯片到FPGA基板之間的焊點(diǎn)稱為一級(jí)互連。由于多層焊料互連、硅芯片和封裝集成在一個(gè)SIP封裝中，會(huì)造成許多故障，例如焊點(diǎn)脫焊或在第一級(jí)互連或中級(jí)互連中出現(xiàn)裂紋，甚至FPGA基板或SIP基板上都會(huì)出現(xiàn)基板裂紋。由于較高的集成度，在這種復(fù)雜的封裝架構(gòu)中，對(duì)故障位置加以隔離，以及獲取失效特性、進(jìn)行物理失效分析，便成為必不可少的重大挑戰(zhàn)[7-8]。

圖1 POP構(gòu)造的SIP封裝的示意圖

3 非破壞性故障隔離和故障分析

3.1 開(kāi)放性和高阻故障隔離

非破壞性故障隔離技術(shù)是一種能在短時(shí)間內(nèi)找到3D封裝中的多種失效情況的技術(shù)。對(duì)于開(kāi)放性和高阻故障，時(shí)域反射（TDR,Time Domain Reflec tometry）以及光電太赫茲脈沖反射（EOTPR,Electro Optical Terahertz Pulse Reflectometry）都是非常有效和流行的隔離技術(shù)。

TDR是一種傳統(tǒng)的低成本非破壞性故障隔離技術(shù)，它的原理是在封裝互連中注入35～40ps的上升時(shí)間的步進(jìn)電脈沖，并通過(guò)收集從封裝中反射的信號(hào)來(lái)分析沿電路的阻抗變化。將失效單元的反射波與良好參考單元和裸基板的反射波進(jìn)行比較，可以將故障的位置隔離在芯片或封裝基板中。TDR的分辨率取決于上升時(shí)間、TDR系統(tǒng)帶寬和封裝內(nèi)的材料屬性。時(shí)域上TDR的分辨率約為T(mén)DR上升時(shí)間的1/10～1/5。

EOTPR是TDR的下一代技術(shù)，在分辨率上有進(jìn)一步提升。不同的是，EOTPR采用超快激光脈沖產(chǎn)生一個(gè)帶尖銳峰值的40GHz到4THz的電脈沖，注入到待檢測(cè)的封裝中。由于EOTPR采用脈沖峰值作為輸入信號(hào)，封裝中的開(kāi)放式互連在EOTPR光譜上顯示為波峰，縮短式互連在EOTPR光譜上顯示為波谷。EOTPR光譜示意圖如圖2所示。

圖2 EOTPR光譜示意圖

3.2 短路故障隔離

精確定位3D短路失效的關(guān)鍵是獲取缺陷在X、Y、Z方向的位置信息。鎖相熱成像（LIT）是一種非常有前景的技術(shù)，它利用實(shí)時(shí)圖形鎖定法來(lái)定位短路故障引起的熱點(diǎn)。鎖相執(zhí)成像法的檢測(cè)曲線如圖3所示。該方法能夠辨別出3D封裝中的熱點(diǎn)，是一種檢測(cè)封裝中短路故障的非常有前景的非破壞性故障隔離技術(shù)。

圖3 鎖定頻率與相移曲線圖

超導(dǎo)量子掃描干涉顯微鏡（SSM）被廣泛應(yīng)用于傳統(tǒng)封裝的短路故障無(wú)損檢測(cè)中，它通過(guò)檢測(cè)失效單元中由輸入電流產(chǎn)生的磁場(chǎng)，并利用傅立葉變換反演技術(shù)處理磁場(chǎng)，可得到樣品的電流密度分布圖，圖4給出了SSM應(yīng)用的一個(gè)實(shí)例。它能夠通過(guò)算法分析磁場(chǎng)來(lái)獲取失效的Z方向位置。實(shí)際應(yīng)用中的結(jié)果表明，該方法在堆疊式芯片結(jié)構(gòu)的3D封裝中繪制三維電流路徑有很好的表現(xiàn)，應(yīng)用前景廣闊。

圖4 短路故障的SSM分析

3.3 無(wú)損和高分辨率成像技術(shù)

一旦故障被準(zhǔn)確隔離，就需要使用無(wú)損和高分辨率成像技術(shù)來(lái)揭示造成失效的缺陷。二維X射線成像技術(shù)對(duì)SIP封裝焊料空洞演化后多次回流檢測(cè)是非常有效的一種技術(shù)。通過(guò)對(duì)比統(tǒng)一焊點(diǎn)的視覺(jué)圖像，能夠得到第一級(jí)互連缺陷，如圖5所示。事實(shí)證明，通過(guò)二維X射線與完好的第一級(jí)互連焊點(diǎn)對(duì)比，有缺陷的焊點(diǎn)，如部分脫焊、完全脫焊、非接觸式開(kāi)路、焊料橋接等，可通過(guò)實(shí)時(shí)二維X射線很容易檢測(cè)出來(lái)。

圖5 第一級(jí)互連橫截面的二維X射線成像圖

此處也可用到3DCT技術(shù)，它利用一個(gè)基本的X射線源可從不同角度輻射物體的工作原理，在一個(gè)旋轉(zhuǎn)的平臺(tái)，以相等的角度提供角位移，并在每個(gè)角度用探測(cè)器收集二維的X射線圖像。所有的二維圖像通過(guò)數(shù)學(xué)疊加處理可得到的樣品的三維體積。由于處理后的數(shù)據(jù)包含被測(cè)樣本的容量信息，分析員可以操縱它在三維數(shù)據(jù)集的任何給定位置來(lái)顯示虛擬橫截面或切片視圖。3DCT技術(shù)的應(yīng)用實(shí)例如圖6。非破壞性故障隔離技術(shù)結(jié)合高分辨率X射線成像，能夠非常有效地揭示互連缺陷以及對(duì)失效展開(kāi)跟蹤。

圖6 X射線3D CT檢測(cè)到裂痕

高亮度的同步輻射X射線源具有大面積的準(zhǔn)直光束，可以超過(guò)常規(guī)能源領(lǐng)域，更好地提供高分辨率的X射線成像。整體SIP封裝在X射線3DCT探測(cè)下的成像如圖7所示。

圖7 整個(gè)SIP封裝的X射線3D CT成像

實(shí)際應(yīng)用的結(jié)果表明，整個(gè)16 mm×16 mm的SIP封裝可以在3～20分鐘內(nèi)成像，有著4～8μm的分辨率。每一層的封裝細(xì)節(jié)，包括硅芯片、底部填充、多個(gè)焊點(diǎn)、介電材料、銅通孔以及多個(gè)基板的通孔，都可以同時(shí)獲得。

4 破壞性故障隔離和故障分析

破壞性隔離與分析包括能量色散X射線光譜分析材料分析技術(shù)（EDX）、X射線光電子光譜分析（XPS）、次級(jí)離子質(zhì)譜法（SIMS）、電子背散射衍射法（EBSD）等材料分析技術(shù)，在微電子封裝失效原因分析中也起著重要作用。EBSD是一種用于定義材料的晶體取向的顯微結(jié)構(gòu)晶體學(xué)技術(shù)。EBSD數(shù)據(jù)通常是通過(guò)SEM技術(shù)從一個(gè)橫截面單元上得到的。EBSD是理解開(kāi)放式互連電遷移機(jī)理的一種關(guān)鍵技術(shù)，在實(shí)際應(yīng)用中的成像情況如圖8所示。上述各方法在實(shí)用中均取得較為理想的效果。

圖8 電遷移的SEM成像圖。

5 結(jié)束語(yǔ)

針對(duì)POP或芯片堆疊式結(jié)構(gòu)的3D封裝，所介紹的先進(jìn)故障隔離和故障分析方法，可根據(jù)不同實(shí)際情況靈活運(yùn)用，視失效電特性的不同而選擇非破壞性或破壞性故障隔離和故障分析法，進(jìn)行失效定位，隨后進(jìn)行進(jìn)一步深入分析，便能找到失效原因。