基于AD9361芯片的彈載一體化射頻前端

朱 童，艾冬生，張景鵬，馬鑫龍

(西安機電信息技術研究所，陜西 西安 710065)

0 引言

隨著遙測技術的不斷發展，高速化、多樣化、大數據量已經成為遙測系統發展的主要趨勢[1]。由于不同的武器系統對遙測參數的要求存在一定的差異，重新進行設計會導致成本增加，設計繼承性差，產品成熟度難以持續提升，并導致彈載遙測艙的研制成本進一步增加。另外，傳統彈載遙測產品的功能，往往需要依據不同型號任務的具體要求進行設計，一型彈載遙測產品僅供某一型特定型號系統使用，功能要求稍有變化就需要重新進行電路和結構設計，通用性差。

文獻[2]設計了基于FPGA和AD9361的軟件無線電平臺，實現了軟硬件協同[2]。文獻[3]設計了一種新型的可編程遙測收發機，完成了基于AD9361芯片和片上系統的軟件無線電平臺方案，給出了詳細的硬件設計方法；文獻[4]圍繞AD9361芯片設計了片外射頻通道，提高了通信速度，改善了由多徑衰落造成的信號質量下降問題。但以上均未涉及射頻前端靈敏度以及傳輸損耗等問題的研究，難以滿足兵器遙測對遠距離傳輸、小型化、低功耗的要求。本文針對目前常規兵器彈載遙測裝置功耗大、集成度低、通用性差的問題，提出了基于AD9361芯片的彈載一體化射頻前端。

1 常規彈載射頻收發前端

無線收發系統一般由發射機與接收機組成。將發射機前端經數模轉換器(DAC)轉換的基帶信號進行功率放大和頻率調制后，通過功率放大器輸入至天線端，最后經由天線發射至空間中[5]。接收機將空間無線信號以頻段劃分，將所需頻率范圍的信號接收進來，經過射頻后端通道部分，進行了功率的放大，調整到接收機可以識別的功率范圍之內，再經過解調將高頻信號中的基帶信息恢復出來。

傳統的射頻發射鏈路由發射天線、隔離器、帶通濾波、振蕩器、鎖相環路、調制回路組成，其中大多配以單片機對振蕩頻率等參數進行在線設置。傳統的射頻接收鏈路由接收天線、帶通濾波、低噪放、增益調節、鑒頻鎖相、中放單元構成，形成中頻信號后經中頻數字化進行信號處理。構成圖如圖1所示。

圖1 傳統射頻收發前端構成圖Fig.1 Traditional RF transceiver front-end configuration diagram

作為無線收發系統的核心組成部分，射頻前端實現射頻信號和基帶信號的相互轉換，其性能直接影響整個通信系統的性能[6]。若基于傳統架構，射頻發射和射頻接收鏈路前端均需單獨設計，每個鏈路都包括低噪放、下變頻器、AD采樣器件、DA變換處理器件、上變頻器、功放以及基帶信號處理器件等，整個射頻前端的集成度低、可復用度差、難以小型化，對于可支配空間狹小的彈載系統來說，已經成為工程應用的瓶頸。對此，采用基于AD9361的單芯片架構，實現通用收發機射頻前端。

2 基于AD9361芯片的一體化射頻收發前端

2.1 總體架構

AD9361是一款高性能、高集成度的射頻捷變收發器，具有靈活的可編程性及優良的寬帶能力，其內部集成兩個采用直接變頻架構的接收器和發射器[7]，工作頻率范圍70 MHz～6 GHz，支持通道帶寬范圍200 kHz～56 MHz。

系統采用AD9361射頻芯片和FPGA作為主處理芯片[8]。將傳統結構中的射頻收發鏈路前端設計在一個單元中作為共用前端板，將發射鏈路的射頻參數設置和接收鏈路中的中頻數字化部分合并設計為基帶信號處理板。原理框圖如圖2所示。

圖2 基于AD9361收發器構成Fig.2 Based on AD9361 transceiver

彈載收發單元選用AD9361芯片，FPGA將采集到的數據進行處理后送到DAC轉換芯片，射頻信號經過信號放大器和濾波器后通過射頻發射模塊向地面遙測站進行數據傳輸。同時射頻板將地面發送的數據通過前端接收鏈路后送到AD9361芯片的接收端，通過AD9361芯片解調后送到FPGA處理。

射頻收發前端主要是對發射信號進行驅動放大及功率放大后輸出；對接收天線接收信號預選濾波后經低噪聲放大后輸出。

射頻發射前端由驅動放大、濾波、功率放大、監測回路組成。輸入信號經驅動放大后濾波，再經功率放大輸出。監測回路對輸出功率和天線駐波進行監測，由射頻轉接器送FPGA處理，如監測到輸出功率降幅超過3 dB或駐波值大于3，則輸出異常報警。

射頻接收前端由預選濾波器、低噪聲放大器、帶通濾波器組成。接收信號經預選濾波、低噪聲放大后輸出，預選濾波器對天線輸入信號進行帶外干擾噪聲抑制，低噪放對信號進行低噪聲放大，提高靈敏度，帶通濾波器用于對帶外雜散和噪聲進行抑制。一體化射頻收發前端實現指標如下：

1)通道數：1收1發；

2)通信距離：大于等于2 km；

3)工作頻段：2 200～2 300 MHz；

4)頻率范圍：小于等于100 MHz；

5)信號帶寬：4 MHz；

6)輸入輸出阻抗：50 Ω；

7)回波損耗：小于等于12 dB；

8)天線類型：全向天線；

9)天線增益：小于等于5 dBi；

10)三階交調截點：大于等于30 dBm；

11)無雜散動態范圍：大于等于60 dB。

2.2 關鍵指標實現

2.2.1傳輸損耗

系統要求通視條件下傳輸距離不小于2 km，考慮到實際環境中其他因素的影響，依據電磁傳輸損耗公式計算傳輸損耗Lp。

Lp(dB)=32.44+20logd+20logf

(1)

式(1)中，d為傳輸距離，km；f為電磁波的頻率，MHz。結合安全裕量考慮，損耗預測如表1所示。

表1 系統傳輸損耗Tab.1 System transmission loss

分析系統總增益公式：

Gain=Pmax+Gt+Gr-Pmin

(2)

式(2)中，Gain為傳輸系統總增益，Pmax為發射機最大發射功率，Gt為發射天線增益，Gr為接收天線增益，Pmin為接收機靈敏度。收發天線增益按照5 dBi計算，系統總增益主要取決于接收機靈敏度和發射機最大發射功率，靈敏度公式如式(3)所示：

Pmin=-174+Nf+10logBW+(So/No)min

(3)

式(3)中，Pmin為接收靈敏度，Nf為接收機系統的噪聲系數，Bw為中頻帶寬，(So/No)min為系統要求最小可解調信噪比。最小可解調信噪比按照非相干FSK的12.5 dB計算可得接收機靈敏度為-92.78 dBm。

如表2所示，AD9361在2 225 MHz下最大輸出功率為8.25 dBm，按照IMD3的指標要求為大于30 dBc。

表2 AD9361射頻指標參數Tab.2 AD9361 RF specifications

Pout=OIP3-1/2IMD3

(4)

由式(4)參照表2可知，無法保證AD9361在最大輸出功率時IMD3>30 dBc，采用功率回退法保證線性度，取最大輸出功率為7 dBm。

AD9361芯片收發總增益與傳輸損耗如表3所示。

表3 AD9361收發總增益與傳輸損耗比較Tab.3 AD9361 transceiver total gain and transmission loss comparison

由表3可知，在工作點頻下AD9361芯片收發總增益小于傳輸損耗，不能滿足系統所需增益，因此需要設置片外芯片及相關電路，以滿足系統增益。

提高增益的主要途徑為提高系統靈敏度以及增大發射機最大發射功率。接收機靈敏度取決于接收機整體噪聲系數。設計中采用前級加入低噪聲放大器以降低整體噪聲系數；AD9361芯片發射通道后級加入功放增加發射功率。

2.2.2AD9361芯片的配置

AD9361芯片的數字接口有SPI接口(用于傳輸控制信息)、GPIO接口(用引腳的高低電平來讀取或者控制AD9361芯片的工作狀態)和高速數字接口。AD9361芯片的高速數字接口用于和FPGA傳輸基帶數據，連接方式如圖3所示。AD9361芯片的模擬信號帶寬最大可以設置為56 MHz，而基帶數據的采樣率至少要高于系統模擬帶寬2倍以上，即高速數字接口的數據傳輸時鐘速率要在112 MHz以上。

圖3 AD9361芯片與FPGA連接示意圖Fig.3 Schematic diagram of connection between AD9361 and FPGA

設計采用LVDS差分模式實現高速數據接口。當讀取AD9361芯片數據時，數據采樣時鐘DATA_CLK信號由AD9361芯片輸出，FPGA使用DATA_CLK信號作為參考時鐘對數據進行采樣，FPGA將DATA_CLK采集后輸出到FB_CLK引腳作為AD9361芯片的輸入數據采樣時鐘信號。

設計中，PS上外掛SPI接口控制器(AXI_QUAD_SPI IP核)，PL中通過邏輯設計SPI接口，通過PL中的SPI切換控制選通SPI總線，切換PS與PL通過SPI總線訪問AD9361芯片的權限。PS時AD9361芯片進行配置AD9361，PL訪問AD9361用于讀取RSSI、GAIN等信息。

系統上電后，PL中SPI切換控制選通PL_SPI總線，同時通過BRAM讀取PS總線請求，待檢測到PS總線請求后將SPI總線權限切換至PS_SPI總線。PS通過BRAM控制器申請SPI總線權限，待檢測到SPI總線使能后，進行AD9361初始化配置，初始化配置完成后，PS放棄SPI總線權限，SPI切換控制檢測到PS放棄SPI總線權限后，將其切換至PL_SPI接口。

系統工作過程中，若需對AD9361進行參數配置或狀態讀取，PS通過BRAM控制器申請SPI總線權限，待檢測到SPI總線使能后，PS可對AD9361芯片進行讀寫，待調試完畢后，PS放棄SPI總線權限，SPI切換控制檢測到PS放棄SPI總線權限后將其切換至PL_SPI接口。

圖4 SPI切換控制狀態機轉移圖/RSSI測量模塊控制狀態機狀態轉移圖Fig.4 SPI switching control state machine transition diagram/RSSI measurement module control state machine state transition diagram

PS通過ADI_API函數對AD9361芯片進行配置及狀態讀取。PS訪問AD9361芯片前需通過BRAM控制器發送SPI總線請求至PL，待檢測到總線使能后可訪問AD9361芯片，待訪問結束后，通過BRAM控制器關閉SPI總線請求。PL通過SPI切換控制模塊控制AD9361 SPI總線權限，其中總線使用優先級PS大于PL(PS為AD9361芯片配置，PL為RSSI、GAIN讀取)。待SPI切換控制模塊檢測到PS_SPI總線請求后，將檢測PL當前是否在使用AD9361 SPI總線，若正在使用，待本次使用完畢后將SPI總線權限切換至PS，同時關閉PL訪問AD9361芯片的操作；待PS使用完畢后，總線權限切換至PL，開啟PL訪問AD9361芯片的操作。

其中ps_request為1表示PS對SPI訪問請求，為0表示PS放棄使用SPI；ps_spi_en為1表示PS獲取SPI訪問權限，為0表示失去SPI訪問權限。PL與PS通過BRAM控制器傳遞ps_request與ps_spi_en信號。在IDLE狀態檢測pl_spi_en(IDLE狀態表示PL此時未訪問AD9361芯片)，待檢測到pl_spi_en為0后表示PL_SPI總線禁用，進入STOP狀態，直至檢測到pl_spi_en為1后回到IDLE狀態，訪問AD9361芯片，測量RSSI、GAIN等。

3 測試驗證

3.1 接收通道測試

使用信號發生器提供標準的測試信號，使用射頻線將信號發生器、被測單板、頻譜儀進行連接，測試接收通道靈敏度，測量結果如圖5所示。

圖5 接收機靈敏度測試結果Fig.5 Receiver sensitivity test results

根據測量結果進行計算，得到靈敏度為-93.02 dBm，滿足系統對靈敏度不大于-92.78 dBm的要求。將測試結果帶入式(3)進行計算得到噪聲系數為2.459 dB，與設計值相比雖然有一定的惡化，不過惡化均在正常范圍內，各項指標仍然都滿足系統要求。導致噪聲系數惡化的主要原因在于本系統設計頻率較高，實際電路中存在明顯的分布參數效應；另外阻抗匹配在實際狀況中也會在某種程度上影響噪聲系數。

由表4可知，2 225 MHz靈敏度和噪聲系數相比理論值都有一定的惡化，但是仍然能夠滿足系統要求。

表4 靈敏度與噪聲系數測量結果Tab.4 Sensitivity and noise figure measurement results

3.2 發射通道測試

本節對最大發射功率進行測試，主要用到的儀器有：頻譜儀、線纜、衰減器、被測單板，測試結果如表5所示。

表5 功放輸出1 dB壓縮點測量結果Tab.5 Power amplifier output 1 dB compression point measurement results

通過測量功放的輸出1 dB壓縮點來計算三階交調截點OIP3，帶入式(4)得出發射功率為20.1 dBm，滿足指標要求。

3.3 功耗測量

利用直流穩壓電源對電路板進行供電，記錄每個靜默時的工作電流和發射時的瞬時電流，計算靜默功率和全功率，結果如表6所示。

表6 單板功耗測試表Tab.6 Single board power consumption test table

表7給出了在相同功能和同等性能指標的前提下，采用射頻前端一體化設計后的遙測彈載設備與傳統彈載設備的對比：相比傳統彈載設備，采用AD9361進行彈載收發系統射頻前端一體化設計使得設備體積減少86.5%，重量減少58.3%，系統功耗降低7.6%。并且，采用射頻前端一體化后在設計變更時(如更改發射功率)，僅需對射頻前端進行設計更改，無需對整個射頻系統進行重新設計，大大提升了常規兵器彈在遙測設備的設計效率，降低了開發周期和成本。

表7 一體化數據鏈設備與傳統數據鏈設備的對比Tab.7 Comparison of integrated data link equipment and traditional data link equipmen

4 結論

本文提出了基于AD9361芯片的彈載一體化射頻前端。該射頻前端基于AD9361單芯片架構，結合AD9361芯片使用性能對射頻前端的傳輸損耗進行分析，加入低噪放及功放提高靈敏度和發射功率用于補償，并對AD9361芯片進行了配置。測試驗證結果表明，基于AD9361芯片的彈載一體化射頻前端能夠滿足系統靈敏度和作用距離等設計指標，并具有低功耗、高集成度及良好通用性的特點。對于常規兵器彈載遙測裝置的小型化、集成化和通用化設計具有一定的指導價值。