小數鎖相環雜散分析及優化方法

高曉強，曹振坤，張加程

（中國電子科技集團公司第十三研究所，河北 石家莊 050051）

0 引言

隨著通信、雷達等領域的不斷發展，對鎖相環的要求越來越高，與整數鎖相環相比，小數鎖相環可以在采用較大鑒相頻率（保證相位噪聲）的情況下實現頻率細步進，因此小數鎖相環是鎖相領域不可缺少的一部分，但是小數鎖相環會引入小數雜散，如果雜散幅度過高就會影響整個頻率源系統的指標，因此探究小數鎖相環小數雜散的位置以及改善小數雜散的方法是非常必要的[1]。

1 小數分頻實現方式

在一定時間T總內，輸出的脈沖個數為M個，那么每個脈沖的平均周期為：T總/M，如圖1所示。假設總時間為T總，那么第一個脈沖的平均周期為T總/6；第二個脈沖的平均周期為T總/5；第三個脈沖的平均周期為T總/4,如圖1所示。

圖1 相同時間不同脈沖個數

假設分頻器的輸入頻率為f2，輸出頻率為f1，那么該分頻器的分頻比為f2/f1,如果f2/f1為整數，那么此分頻為整數分頻；如果f2/f1為小數，那么此分頻為小數分頻。

假設分頻比f2/f1的整數部分為N，真分數部分為b/a。則要想實現該分頻比最簡單的方式為：首先有b個（N+1）分頻，然后接（a-b）個N分頻，則在這個大周期內總共產生的脈沖個數為a個，所用時間為：(b*(N+1)+(ab)*N)*Tclk=(a*N+b)* Tclk，平均每個脈沖的周期、頻率以及實現的分頻比如下所示：

從上式中可以看出，在一個大周期內該分頻器實現了所需的小數分頻[2]。

具體小數模式的原理框圖如圖2所示，在原來的整數分頻器模塊上增加ΔΣ調制。假設a計數器的值為a，b計數器的值為b(a＞b),那么分頻器實現分頻比為：N+b/a。假設a計數器的位數為K位，那么分頻器能夠實現的最小的小數[3]為：1/2K。

圖2 小數模式原理框圖

2 小數鎖相環各階雜散點位置

2.1 小數分頻調制模式引入的雜散

小數分頻實現的過程，如果是周期性的N分頻和N+1分頻，那么這個周期性的信號必然產生一雜散信號調制在輸出頻率上。該雜散信號與ΔΣ調制的調制方式直接相關，消除該雜散信號的方式為利用算法將小數分頻的實現過程隨機化。

2.2 系統非線性引入的雜散

小數模式雖然在宏觀上看實現了小數分頻。但是從單個周期看，其實鎖相環一直處于失鎖重新鎖定的過程，所以小數模式下輸出頻率的相位一直在變化，且鎖相環處于動態鎖定過程中，電荷泵上下偏電流一直處于工作狀態。但是從頻譜上看，鎖相環處于“鎖定狀態”，因此我們假定鎖相環處于穩定中。分頻器的分頻比實際為整數，因此在整個系統中同時存在鑒相信號以及它的高次諧波K*fpd（其中K為整數，fpd為鑒相頻率），和進入N/(N+1)分頻器信號的頻率fvco及其高次諧波分量。

由于系統的非線性，VCO的主頻及各次諧波就會和鑒相信號的各階高次諧波相互交調產生各階雜散。

一階小數雜散：fvco與鑒相信號高次諧波交調產生。

二階小數雜散：2*fvco與鑒相信號高次諧波交調產生

三階小數雜散：3*fvco與鑒相信號高次諧波交調產生。

n階小數雜散：VCO的n次諧波n*fvco與鑒相信號高次諧波交調產生。

3 小數雜散優化方法

3.1 已知輸出頻率和環路帶寬

在已知輸出頻率和環路帶寬情況下，可以通過改變鑒相頻率的方式改變雜散點的位置（具體計算方式已給出），使關心的雜散點位于環路以外，從而利用環路將該雜散點抑制掉。一個應用實例如下所示：

實例：輸出頻率：12051MHz；外置5分頻器；鑒相頻率：10MHz

輸出頻率：12051MHz；外置5分頻；鑒相頻率：40MHz

從上述實例中可以看出，同樣鎖定12051MHz頻點，當選取40MHz鑒相頻率時，各階雜散點距離主頻最近的位置為9.4MHz，遠遠大于環路帶寬，因此可以通過環路很好的將小數雜散抑制掉。

3.2 已知輸出頻率和鑒相頻率

在已知輸出頻率和鑒相頻率的情況下，小數雜散點的位置都已固定（具體計算方式已給出），此時可以選取合適的環路帶寬使關心的雜散點處于環路以外，從而利用環路將該雜散點抑制掉。應用實例如下所示：

實例：輸出頻率：12076MHz；外置5分頻；鑒相頻率：10MHz

根據上述計算結果，距離主頻最近的雜散點位置為400kHz，因此在設計過程中，將環路濾波器的帶寬選取為小于400KHz，那么就可以很好抑制一階、二階、三階雜散。

3.3 通過調偏電荷泵的方法改善小數雜散

小數模式下電荷泵上下偏電流一直處于工作狀態，但是電荷泵的上下偏電流由于工藝問題不可能做到完成對稱(上偏電流由PMOS鏡像，下偏電流由NMOS鏡像)，此時由于電荷泵電流不對稱，會導致電荷泵的線性度變差，從而惡化小數鎖相環的雜散性能[4]，電荷泵工作原理如圖3所示：此時可以使鑒相器運行在有一定限制的相差下，這種相差條件下能夠使鑒相器VCO輸入信號的相位或者參考輸入信號的相位始終處于超前的狀態，從而降低電荷泵的非線性，改善小數雜散性能。假設電荷泵的offset上偏電流打開，由于offset 電流不由鑒相器開關控制，所以整個鑒相周期T內它都一直給環路充電，假設鎖相環處于鎖定狀態,周期T內充的電荷量為Q1=T*Ioffset，要想達到平衡則需要放掉這些電荷，放電時間為detaT=Q1/I。在此種工作模式下，如果offset電流過大則有可能導致電荷在一個周期內無法達到平衡，從而導致失鎖，如果offset電流過小則可能改善效果不明顯[5]。

圖3 鑒相器內電荷泵架構

4 產品制作及測試

利用文中給出的方法對一款小鎖鎖相環產品進行了設計并生產，其中鑒相頻率為10MHz，鎖定頻率為12.076GHz，產品最終封裝為12mm*15mm*3mm，產品照片如圖4所示：

圖4 鑒相器內電荷泵架構

雜散頻譜測試如圖5所示：

圖5 頻譜測試結果

從測試結果中可以看出，各階小數雜散均小于-60dBc，性能指標良好。

5 結論

本文分析了小數分頻的產生機理及實現方式。然后基于該理論推導出了小數雜散點具體的分布位置。根據上述分析的結論，可以很好的指導我們選擇合適的鑒相頻率或者環路帶寬從而獲得優良的小數雜散性能。最后根據小數工作機理給出一種優化小數雜散的方法，并利用實例驗證了該方法的有效性。