磁控濺射制備大面積原子級平滑超低電阻率TiN薄膜電極*

田忠杰，史淑艷，陳琦磊，芮祥新，黃新宇，孫納納，周大雨

(1. 大連理工大學 材料科學與工程學院，三束材料改性教育部重點實驗室，遼寧 大連 116024；2. 合肥安德科銘半導體科技有限公司， 合肥 230088)

0 引 言

金屬-絕緣體-金屬(MIM)電容器廣泛應用于動態隨機存取存儲器(DRAM)和射頻及模擬集成電路等微電子產品中[1-2]。當前高電容密度MIM電容器主要使用HfO2、ZrO2和TiO2等高介電常數(high-k)氧化物作為電介質絕緣層[3-6]，且電介質層的物理膜厚普遍在納米量級，DRAM產品中電介質層的膜厚甚至小于～10 nm。電介質層膜厚的降低使更大深寬比的3D納米結構化成為可能，從而極大地提升了電容面密度，集成密度的瓶頸被不斷突破，器件的性能獲得大幅度提升。

MIM電容器的性能和可靠性不僅取決于電介質層的介電常數、禁帶寬度和耐擊穿電場強度等性質，也與電極薄膜材料的性質密切相關。電極薄膜要求具有高的導電性和大的功函數，同時表面粗糙度盡可能低。特別是隨著電介質層厚度的減小，電極薄膜的表面粗糙度會嚴重影響電容器的可靠性。底電極粗糙度的增大會導致后續生長的電介質層厚度產生較大波動，同時在電極的微區突起出現電場集中，這使得電容器的漏電流密度急劇增加，擊穿電壓下降[7]。因此，為提升MIM電容器的性能和可靠性，一方面要選擇導電性高、功函數大的合適電極材料，另一方面要盡可能降低電極薄膜的表面粗糙度。TiN薄膜因具有優異的導電性(文獻報道最低電阻率為18 μΩ·cm)、較大的功函數(4.7 eV)、較高的熔點、較好的化學穩定性，并且制備工藝與微電子工藝兼容，現普遍應用于微電子器件中，是MIM電容器中與HfO2, ZrO2等介電材料理想搭配使用的電極材料[8]。在高介電常數MIM電容器越來越普遍應用的背景下，對TiN電極薄膜的電阻率、表面粗糙度等性能提出了更高的要求，因此薄膜制備技術的發展和優化十分關鍵。

面向微電子器件應用的TiN電極的制備方法主要有磁控濺射法、等離子體輔助化學氣相沉積法、原子層沉積法等[9-12]。其中，采用磁控濺射技術制備的薄膜均勻性及致密性好且易于實現低成本大規模工業化生產，因而該技術受到了廣泛關注。使用磁控濺射法制備納米級厚度TiN電極薄膜時，在沉積過程中改變工藝參數，如襯底偏壓，對薄膜的電阻率、表面粗糙度等性能產生較大影響[13]，因此優化濺射工藝參數是提升TiN電極性能的重要手段。

本文以HfO2基薄膜電容器為研究背景，利用射頻反應磁控濺射法制備TiN電極薄膜，并詳細探討了襯底偏壓對TiN電極電阻率、化學成分、擇優取向和表面粗糙度的影響規律及其內在的機制。通過優化工藝參數，最終在4英寸單晶硅襯底上成功制備出原子級表面平滑且具有超低電阻率的TiN薄膜，可滿足多種微電子器件對電極材料的性能需求。本課題組目前已實現了4英寸TiN電極的小批量生產，并將該電極實際應用于微電子企業HfO2基薄膜MIM電容器的研發中。

1 實 驗

1.1 射頻反應磁控濺射法制備氮化鈦納米薄膜

以p-型(100)單晶硅為基底，基片經標準的RCA清洗流程后置于雙室高真空磁控濺射設備中，本底真空抽至5×10-4Pa，采用純度為99.995%的鈦靶作為濺射源，靶基距為93 mm。以純度為99.99%的氬氣和氮氣分別作為工作氣體和反應氣體，流量比為30∶2.5(單位sccm)，工作氣壓0.3 Pa，射頻電源功率200 W，襯底溫度350 ℃，襯底偏壓分別設置為0、-100、-150和-200 V，濺射時間統一為30 min。

1.2 材料表征

采用X射線反射儀(X-ray Reflectivity，XRR)獲得樣品厚度。采用RTS-9型雙電測四探針測試儀測量TiN薄膜樣品的方塊電阻，通過計算得到TiN薄膜電阻率，同時通過對大面積電極進行多點測試反映薄膜均勻性。采用ESCALAB250型X射線光電子能譜儀(XPS)對薄膜進行化學成分分析。采用德國Bruker D8 Discover型X射線衍射儀(GIXRD)對TiN薄膜的晶體結構及擇優取向進行分析，設定掠入射角為0.5°，2θ角為30°～70°。采用Bruker科技公司Dimension ICON型原子力顯微鏡(Atomic Force Microscope)對薄膜的表面形貌和粗糙度進行分析。

2 結果與討論

TiN納米薄膜制備工藝如圖1所示，腔室內通入氬氣，靶材接入頻率為13.56 MHz的射頻電壓致使在基片與靶材之間的區域產生異常輝光放電，建立穩定的等離子體區，Ar+在電場的作用下加速轟擊靶材，濺射出來的Ti原子與激活的N原子在基片反應生成TiNx原子團，并通過形核擴散形成TiN納米薄膜[14]。該過程與鈦/氮原子的動能相關，其能量取決于襯底偏壓、工作氣壓和基底溫度等，因此本文重點研究了襯底偏壓對TiN薄膜的性能的影響。

圖1 射頻磁控濺射法制備TiN薄膜工藝示意圖Fig 1 A schematic of the TiN thin film deposition using radio-frequency magnetron sputtering

2.1 性能分析

圖2為在0 、-100 、-150 和-200 V襯底偏壓下沉積的TiN薄膜的濺射速率和電阻率的變化曲線。在不施加襯底偏壓時，TiN薄膜的沉積速率為4.37 nm/min；當施加-100 V襯底偏壓后，其沉積速率略增加至4.97 nm/min。繼續增加負偏壓，TiN薄膜的沉積速率降低，當襯底偏壓增大至-200 V時，沉積速率減小至3.53 nm/min。襯底偏壓影響沉積速率的主要機制是當樣品臺上施加較低的負偏壓后，吸引一部分帶正電荷離子，如Ar+和Ti3+/4+等，加速飛向基片，碰撞攜帶更多的Ti原子到達基片并參與反應生成TiN薄膜，因此薄膜的沉積速率增加。當負偏壓進一步增加時，帶正電荷的離子在強電場作用下獲得很高的動能對基片產生反濺射轟擊效果。這一過程能夠提高基片表面原子遷移率，同時也會導致弱鍵合的原子被濺射出去，從而使薄膜的沉積速率降低[15]。

圖2 TiN薄膜的沉積速率和電阻率隨襯底偏壓的變化曲線Fig 2 TiN film growth rate and resistivity vs. substrate bias voltage

由圖2可知，當未加載襯底偏壓時，薄膜電阻率為132.9 μΩ·cm，隨著負偏壓的增加，薄膜電阻率逐漸降低。襯底偏壓影響薄膜電阻率的機制主要是帶電粒子在偏壓電場的作用下獲得加速，碰撞攜帶大量的Ti和N原子以較高的動能到達基片，這些表面原子具有更高的遷移能力，可以在基片表面更多的位點發生形核及擴散生長，因此薄膜內的孔隙體積分數降低，密度增大，內部缺陷減少；另一方面，在強襯底負偏壓電場的生長條件下，聚集在晶界等處的N原子尚未與Ti原子結合，帶電粒子的轟擊導致過量的N原子被反濺射出來，致使薄膜內部Ti元素與N元素的原子比更趨近于1∶1，化學計量比接近1∶1的TiN薄膜電阻率最小[15]，2.2節中的XPS化學成分分析結果將驗證這一結論。此外，襯底負偏壓增大使薄膜傾向于沿(200)晶面擇優生長(見2.3節)也是電阻率下降的原因之一。當施加-200 V襯底偏壓時，薄膜電阻率達到27.3 μΩ·cm，這一數值為所制備的樣品中電阻率最低值，且接近文獻中報道的單晶TiN薄膜的18 μΩ·cm電阻率[16]。

2.2 薄膜成分分析

本文采用XPS對薄膜進行化學成分分析。為避免薄膜表面吸附的氧、碳等污染物對成分含量的影響，在XPS分析前使用Ar+離子束對薄膜表面刻蝕處理10 min。圖3(a)所示為未加載和加載-200 V襯底偏壓下TiN薄膜的Ti 2p高分辨圖譜,其中455.0、456.9和458.2 eV 3個峰位對應Ti 2p3/2的結合能，460.9、462.0和463.5 eV 3個峰位對應Ti 2p1/2的結合能，圖3(b)所示為未加載和加載-200 V襯底偏壓下TiN薄膜的N 1s高分辨分峰圖譜，其中396.1和396.8 eV兩個峰位對應N 1s的結合能。據Greczynski報道，位于455.03 eV附近的Ti 2p3/2峰和位于460.97 eV附近2p1/2eV峰的代表Ti-N鍵，位于457.0 eV 附近的Ti 2p3/2峰和位于462.0 eV 附近的Ti 2p1/2峰對應Ti-Ox鍵，位于458.2 eV附近的Ti 2p3/2峰和位于463.5 eV 附近的Ti 2p1/2峰為TiN的衛星峰(TiN-sat)[17,18]。圖3(b)為薄膜樣品的N 1s圖譜，根據文獻報道，位于396.3 eV附近的主峰對應TiN，位于398.3 eV附近的峰位對應TiN-sat[19]。XPS高分辨圖譜結果表明薄膜中的主體成分為TiN，此外含有少部分TiOx化合物。XPS全譜分析結果表明，未施加襯底偏壓的TiN薄膜樣品中N、Ti、O元素的含量分別為46.8%、45.8%、7.4%，其中Ti原子和N原子的化學計量比為0.978。施加-200 V襯底偏壓的薄膜樣品中N、Ti、O元素的含量分別為45.8%、45.7%、8.5%，其中Ti原子和N原子的化學計量比為0.998。可以看出加載-200 V襯底偏壓后，薄膜中N元素含量降低，Ti/N原子比更趨近于1∶1，實驗結果與文獻報道一致[15]。同時薄膜中存在少量的O，這是由腔室中的殘余氣體、工作氣體及反應氣體夾雜的少量氧氣和水汽所致。

圖3 襯底在無偏壓或偏壓-200 V下生長的TiN薄膜的XPS成分分析結果Fig 3 XPS analyses of TiN thin films deposited with and without -200 V substrate bias

2.3 薄膜物相分析

圖4所示為在不同襯底偏壓下制備的TiN薄膜GIXRD圖譜。與TiN標準圖譜比對可知，當襯底偏壓分別為0和-100 V時，TiN薄膜同時存在(111)、(200)、(220)3個衍射峰。當襯底偏壓設置為-150 V時，位于42.6°的(200)衍射峰顯著增強。當襯底偏壓設置為-200 V時，薄膜沿(200)晶面擇優生長。很明顯薄膜的擇優取向受到襯底偏壓的影響。薄膜的體系自由能是應變能和表面能的總和，TiN薄膜的擇優取向是表面能與應變能的相互競爭以降低體系自由能的結果，其中(111)晶面具有最低的應變能，(200)晶面具有最低的表面能[20]。引入襯底偏壓使帶電粒子加速轟擊薄膜表面，增加原子表面遷移率，致使薄膜的微觀結構致密化，從而降低薄膜孔隙率；同時還增加了薄膜的應變能，從而影響薄膜生長的擇優取向[21]。因此在反濺射作用下，薄膜易沿降低體系表面能的(200)晶面生長。TiN薄膜的電阻率與擇優取向有較大關聯，其中(200)擇優取向相比于(111)擇優取向使具有更低的電阻率，這是因為(200)晶面較低的原子密度減少了電子散射。當施加-200 V襯底偏壓時，薄膜沿(200)晶面擇優生長并具有最低電阻率，該實驗結果與文獻報道一致[9]。

圖4 不同襯底偏壓下制備的TiN薄膜GIXRD圖譜Fig 4 GIXRD patterns of TiN films deposited at different substrate bias voltages

2.4 表面粗糙度表征

圖5給出分別在0和-200 V襯底偏壓下制備的TiN薄膜表面AFM形貌圖，測試區域面積為3 μm × 3 μm。從圖中TiN薄膜表面形貌可以直觀地看出引入襯底偏壓使得TiN薄膜表面趨于平滑，粗糙度降低，未加載偏壓時薄膜的均方根粗糙度(RMS)為1.053 nm，-200 V襯底偏壓時薄膜的均方根粗糙度為0.747 nm。表面粗糙度的變化反映了襯底負偏壓對薄膜生長過程的影響。在襯底施加負偏壓后，Ar+和Ti3+/4+等帶電粒子對基片的轟擊作用提高了薄膜表面原子的遷移率，導致原子在薄膜表面擴散速度提高，填補薄膜內間隙，使薄膜結構更加致密，表面趨于平滑，粗糙度降低[18]。該均勻致密的結構致使薄膜電阻率顯著降低(電阻率結果見圖2)。

圖5 分別在0V(a)和-200 V(b)襯底偏壓下沉積的TiN薄膜表面AFM圖Fig 5 AFM surface morphology of TiN films deposited with 0V and -200 V substrate bias

2.5 大面積TiN電極薄膜的制備

在工作氣壓0.3 Pa、射頻電源功率200 W、襯底溫度350 ℃、襯底偏壓-200 V的工藝條件下采用4英寸單晶Si襯底制備TiN電極薄膜，沉積時間為15 min。由圖6(a)可見，樣品表面呈金黃色，沒有宏觀缺陷。對樣品表面多點位進行四探針方阻測試，得到平均方阻值為10.504 Ω/□，均方差僅為0.143 Ω/□。圖6(b)為樣品XRR實測曲線和使用RCRefSimW軟件得到的擬合曲線，經該軟件擬合后得到薄膜表面粗糙度約為0.72 nm，密度約為TiN塊體材料密度(5.43 g·cm-3)的90%，薄膜的平均厚度為53.12 nm，計算可知薄膜的平均電阻率為55.8 μΩ·cm。

圖6 (a)TiN電極實物圖，標示為各點位方塊電阻值 (b)TiN薄膜X射線反射曲線和擬合曲線Fig 6 Picture of TiN wafer，the numbers are the sheet resistances at each location and experimental and simulated XRR curves of the TiN thin film

實驗表明采用射頻反應磁控濺射法可以進行超高導電性TiN薄膜電極的大面積制備，且薄膜的厚度及電阻率具有較好的均勻一致性，以該TiN薄膜作為底電極，采用原子層沉積工藝在其上生長厚度約為16.6 nm的HfO2薄膜，在氮氣氛保護下650 ℃保溫40 s使HfO2薄膜晶化，隨后利用硬掩模版在HfO2薄膜上沉積TiN薄膜(膜厚約100 nm)上電極點陣。圖7(a)展示的是切割為2 cm× 2 cm的HfO2薄膜電容器陣列照片。采用鐵電分析儀(Radiant Multiferroic 100 V)測試薄膜電容器的極化強度-電場(P-E)曲線、電容-電壓特性(C-V)曲線和漏導電流密度-電場(J-E)曲線，結果如圖7(b)、(c)、(d)所示。P-E曲線顯示出順電材料典型的線性極化行為特性。根據C-V曲線在0 V下計算得到HfO2薄膜的相對介電系數為42。J-E曲線顯示出薄膜電容器具有極好的電絕緣特性，在1 MV/cm的高場強下漏導電流僅為7.84×10-7A/cm2。結果表明采用本文工藝可制備超高導電性(ρ<60 μΩ·cm)、表面原子級平滑(RMS<1 nm)TiN薄膜，適合于作為納米薄膜電容器的上下電極。

圖7 (a)2 cm×2 cm的HfO2薄膜電容器陣列照片 (b)HfO2薄膜電容器的P-E曲線 (c)C-V曲線(d)J-E曲線Fig 7 (a) Picture of 2 cm× 2 cm HfO2 MIM capacitor array; (b) P-E curve of HfO2 MIM capacitor; (c) C-V curve of HfO2 MIM capacitor; (d) J-E curve of HfO2 MIM capacitor

3 結 論

利用射頻反應磁控濺射在4英寸Si襯底上制備了大面積原子級平滑的高導電TiN電極并系統探討了襯底偏壓對TiN薄膜微觀結構和電學性能的影響規律。結果表明：(1)當襯底偏壓從0 V增加至-200 V時，沉積速率呈現先增加后降低的趨勢，薄膜電阻率從132.9 μΩ·cm下降至27.3 μΩ·cm，化學計量比趨近于1∶1，擇優取向從(111)轉變為(200)，同時表面粗糙度顯著降低。(2)在施加-200 V襯底偏壓時，以4英寸單晶Si為襯底制備的TiN電極薄膜的厚度及電阻率具有較好的均勻一致性。以該TiN薄膜作為電極制備的HfO2薄膜電容器具有良好的順電性能和低漏電特性。該結果證明采用本文工藝制備的超高導電性(ρ<60 μΩ·cm)、表面原子級平滑(RMS<1 nm)的TiN薄膜適合作為納米薄膜電容器的上下電極。