基于SOI的光電探測器設計與單片集成技術研究

宋鵬漢，張有潤，甄少偉，周萬禮，汪 煜

（1.電子科技大學電子薄膜與集成器件國家重點實驗室，成都610054；2.中科芯集成電路有限公司，江蘇無錫214072）

1 引言

基于絕緣體上硅（SOI）的光電集成電路技術為新型硅基光電子器件的實現提供了一個與標準硅CMOS工藝完全兼容的堅實的技術基礎，SOI工藝技術不僅為超大規模集成電路VLSI提供了技術平臺，同時也是硅基光電集成的理想平臺，基于SOI的光電子技術在未來的光網絡和光信息系統中將發揮不可替代的關鍵作用，因此為了滿足我國軍用光電芯片的需求，保證軍事、國防安全，有必要發展自主可控的SOI光電集成工藝技術。

在光電子學方面，SOI材料同樣具有優異的表現。作為光電集成中光路的基本構成單元，光電探測器結構對集成光子器件的性能有著至關重要的影響。將SOI材料用來制作光電探測器，主要有如下幾個優點：在光通信波長范圍內，硅材料的吸收長度通常為幾十微米，SiO2作為絕緣層可以隔離襯底深處產生的光生載流子，具有更高的可控性；與標準硅CMOS工藝兼容，使其可以使用先進大規模集成電路的工藝技術進行制造，還可實現片上光電器件的集成。這些技術優勢推動了SOI光電探測器特性的深入研究，并引發了諸多基于SOI的光子集成器件的發展[1-3]。

2009年，波士頓大學報道了一種基于SOI諧振腔結構的光電探測器，850 nm波長下量子效率為34%[4]。2013年，隆德大學基于65 nm CMOS工藝開發的體硅光電二極管在850 nm波長的條件下響應度達到0.16 A/W，帶寬為6 MHz[5]。2018年，北京工業大學利用2 μm低摻雜外延SOI材料開發指叉型光電探測器，850 nm波長條件下響應度為0.051 A/W，帶寬為205 MHz[6]。光電探測器是光通信系統的重要組成部分，因此兼顧響應度和帶寬的光電探測器可以有效提高傳輸過程中的能量轉換效率以及數據傳輸速率。

2 光電探測器設計與仿真

2.1 器件結構

本文旨在設計一種兼顧響應度和帶寬的光電探測器，要求與標準0.18 μm CMOS工藝兼容，同時滿足在850 nm波長的入射光條件下響應度大于0.3 A/W、帶寬大于100 MHz的設計指標條件。圖1主要是基于SOI的光電探測器的結構示意圖。為了符合現有的標準0.18 μm CMOS工藝，SOI基襯底采用P型摻雜，電阻率為10 Ω·cm，摻雜濃度為1.34×1015cm-3。通過外延工藝，可以控制SOI上的頂硅層厚度，后面會看到頂層硅厚度對光電流和響應度有直接影響，也會影響帶寬的相關特性，這里選擇厚度為10 μm。DNW為設計的深N阱，PW為設計的P阱，N+和P+是歐姆接觸的重摻雜，BOX為SOI材料自帶的絕緣氧化層，厚度為400 nm，起到隔離作用。

圖1 基于SOI的光電探測器結構示意圖

光電探測器器件中最基本的結構就是PN結，工作狀態為反向偏置，反向偏置電壓越大，耗盡區面積越大。結構中主要有2個PN結，即P-sub/DNW和DNW/PW。DNW是根據現有工藝條件定制的一個深N阱(約4 μm)，可以使空間電荷區深入表面硅層，并同時將其控制在合適的位置，縮短了BOX附近產生的緩慢擴散載流子與空間電荷區之間的距離，從而降低了擴散時間對帶寬特性的影響。除此之外，DNW/PW還引入了第2個空間電荷區。表面產生的光生載流子可以很快地被電場收集。作為性能對比的體硅器件示意圖如圖2所示，NW是N阱。

圖2 體硅光電探測器的結構示意圖

2.2 響應度與光電流

響應度是衡量一個光電探測器光電轉換效率的重要指標。光電流是指恒定光源照射下，光電探測器吸收光能量產生的恒定電流。測試原理圖如圖3所示。光源波長850 nm，通過光纖和單模直徑50 μm光波探針把光引導到探針臺上的測試樣品。光電探測器與電阻串聯，通過半導體分析儀Keithley4200-SCS獲取光電流大小[7-8]。

圖3 測試原理圖

圖4 反映了隨著反向偏置的增加，體硅器件和SOI光電流的變化規律。可以看到隨著偏壓的增大，光電流緩慢增加，這主要是因為在850 nm波長下，硅的吸收系數約為632 cm-1，光能量在材料中呈指數衰減，特定的吸收層厚度會有固定光能量轉化為光生載流子。隨著偏壓的增大，勢壘區展寬，中性區減小，中性區內光生少子復合造成的電流損失也略微減少。光生少子復合損失主要和摻雜區域的雜質濃度和少子壽命有關，為了減小表面復合損失，阱工藝上設置濃度峰值在1×1018cm-3左右，減小復合效應的影響。

圖4 光電流特性

圖5 為5 V偏壓時的電流密度分布圖，可以看到SOI硅層深處產生的光電流占據主要地位，表面區域吸收產生的光電流占比較小，配合設計中采用的深N阱結構，使得勢壘區范圍更加深入硅層，可以獲得更大的光電流。

圖5 5 V偏壓器件內部電流密度分布圖

光電流Iphoto大小與響應度R以及光功率Pphoto的關系還可以通過下式說明[9]：

其中η為內部量子效率（產生電子-空穴對在被吸收的光子中的比率），r為表面反射率，W為耗盡區寬度，L為光生少數載流子的擴散長度。根據公式計算可得，在5 V反向偏置的條件下，基于SOI的光電探測器在850 nm波長下的響應率達到0.33 A/W。綜上可知，頂層硅厚度對光電流和響應度的影響最為明顯，因此選取SOI頂層硅厚度為10 μm。

2.3 帶寬

通常情況下，沒有隔離措施的體硅器件的帶寬一般只有十幾兆赫。影響帶寬的主要因素有中性區擴散時間和勢壘區漂移時間，理想情況下，光生載流子以飽和速度穿過勢壘區的時間tdrift=Ldrift/vsat，而中性區擴散時間及器件深處緩慢擴散過程所需的時間比漂移時間長得多，載流子緩慢擴散所需的時間可表示為：

其中d為載流子在耗盡區外的擴散距離，Dc為載流子的擴散系數，電子擴散和空穴擴散需要分別考慮。一般來說，空穴的擴散系數小于電子的擴散系數，所以空穴的擴散時間較長。測試電路原理圖如圖3所示，選用光脈沖頻率可調的光源，通過控制光脈沖的輸出占空比，控制輸出光脈沖時間，記錄光電流在不同頻率的衰減。

圖6 為深N阱不同摻雜濃度的頻率特性曲線。在5 V反向偏壓的條件下，當摻雜濃度分別為1×1017cm-3、5×1017cm-3和1×1018cm-3時，-3dB帶寬分別為120MHz、90 MHz和80 MHz。深N阱摻雜濃度對器件頻率特性的影響主要表現在深N阱區域內部電場分布。圖7（a）、（b）為深N阱濃度分別為1×1017cm-3、1×1018cm-3時的器件內部電場分布圖。深N阱摻雜濃度升高導致N型區電場寬度減小，P型區電場寬度基本不變，光生載流子在深N阱中性區擴散時間增加，導致帶寬降低。

圖6 深N阱不同摻雜濃度的頻率特性曲線

圖7 深N阱濃度電場分布圖

圖8 為設計的PD在不同的反向偏置條件下的帶寬特性仿真曲線。在5 V的反偏條件下，基于SOI的光電探測器在850 nm波長下的帶寬為120 MHz，體硅器件的帶寬為15 MHz。

圖8 帶寬特性曲線

SOI器件自帶有氧化埋層BOX，可以有效防止襯底BOX區域以下的光生載流子被器件吸收。BOX附近產生的光生載流子遠離勢壘區，主要通過擴散的方式移動到勢壘區或者電極。結合實際工藝水平，器件中采用了深N阱DNW（約4 μm）設計，減小了BOX附近光生載流子擴散到勢壘區的距離，光生載流子在電場的作用下穿過勢壘區，最終被電極吸收。表1為文中提到的光電探測器與前人結果的對比，DPD為深N阱光電探測器。

表1 響應度與帶寬結果對比

2.4 上升下降時間

當光脈沖信號入射光電探測器，光電流信號響應具有一個上升延遲和下降延遲，這部分延遲時間主要是光生載流子跨越中性區和勢壘區的時間。

圖9 顯示了器件在單次光脈沖下的上升和下降時間。沿著光脈沖的下降沿有明顯的電流拖尾，這是由于在深處產生的光生慢擴散載流子需要更長時間才能擴散運動到電極上或發生復合。隨著電壓的升高，空間電荷區增大，非平衡載流子的抽取速度變快，上升和下降時間減少，下降時間減少得更加明顯，說明在高速光脈沖的場景下，內部光生載流子沒有積累，器件具有優良的重復性和穩定性。

圖9 上升下降時間

3 單片集成

綜上所述，光電探測器與現有CMOS工藝完全兼容。然而，光電探測器的單片集成問題也是設計中需要考慮的問題。光電探測器將光能轉化為光電流，然而器件產生的光電流一般在微安級別，容易被噪聲影響，同時需要轉換并放大成具有一定幅值的電壓信號才能被其他電路識別和處理。因此，還需要后續光接收電路（如跨阻放大器TIA）才能對其中的光電流做進一步處理。本次與PD集成的TIA采用了常見的并聯-并聯負反饋拓撲結構，以圖10的電路結構具體說明。

圖10 單片集成示意圖

PD非工作狀態時，R3和Rf組成的反饋回路中，電阻Rf一端接到M1柵極，并沒有電流流過，因此電路輸出端Vo和M1柵極的電壓值相等，為M3源極電位（一般為1 V左右）。當PD接收光照產生光電流，由于光電流流過Rf會改變輸出端Vo的電壓，從而實現將光電流轉換為電壓的過程。

由上可知，光電流輸入端IIN并非標準零電位，因此單片集成應該考慮這個問題對PD性能的影響。一般情況下有2種選擇：PD陰極接跨阻放大器IIN或者PD陽極接跨阻放大器IIN。如果采用陰極電流，則陰極本身的電位會受到M3源極電位的限制，使得陰極電位最大為1 V左右，與仿真設計相差較大。如果采用陽極電流，則可以采用電源電壓或者添加PAD單獨控制陰極電位，有利于保證PD帶寬特性，單個器件和整體電路的可測性與穩定性都大幅提高。這里選擇第2種方案。

圖11 為跨阻放大器電路原理圖。跨阻放大器輸出端Vo的幅頻特性曲線如圖12所示。低頻跨阻增益為104.7dB(171.8kΩ)，對應的-3dB帶寬為198.8MHz。

圖11 跨阻放大器電路原理圖

圖12 跨阻放大器幅頻特性曲線

圖13 為單片集成版圖，總體尺寸為900μm×900μm。

圖13 單片集成版圖

4 結論

SOI基底能夠隔離基底深處產生的光生慢擴散載流子，設計的雙光電探測器與深N阱的使用(約4 μm)減少了光生載流子擴散時間，從而提高了器件的帶寬特性和光電轉換效率。最終，SOI基PD實現了0.33 A/W的高響應度和120 MHz的高帶寬，實現高響應度與高帶寬的兼顧，同時具有良好的器件穩定性。該光電探測器可在標準CMOS工藝下實現，并與后續電路集成，其高性能表現能提供更好的數據傳輸速率。