一種數?；旌系牡皖l鋸齒波電路設計

2021-08-29 08:11:54何勇杰葉文霞陳寧鍇

電子元件與材料 2021年8期

何勇杰,孫江,葉文霞,陳寧鍇,劉炳

(西南交通大學信息科學與技術學院,四川成都 611756)

鋸齒波是電路設計中常見波形之一。其波形先呈固定斜率上升,隨后垂直下降,循環往復。其波形類似鋸子的鋸齒,故被命名為鋸齒波。

鋸齒波常用于掃描電路,如屏幕圖像的顯示電路。也可和比較器組合生成PWM 波,用于偏置晶體管基極或MOS 管柵極,達到調節輸出的目的。PWM 是數字信號控制模擬量的有效途徑,廣泛應用在測量、通信、電機控制和LED 顯示等許多領域中[1-2]。

采用數模混合方式設計的電路可以通過時鐘的切換,將不同的電壓按時序依次釋放,便可得到電壓隨時間變化的信號。將不同的電壓有序排列,并加入計數器和反饋電路實現對時鐘的自定義計數和清零,即可生成梯形鋸齒波。通過調節時鐘頻率、反饋節點和電壓值,便可以調節梯形鋸齒波的周期和幅值[3-5]。和傳統方案相比,在生成大周期鋸齒波時所需的芯片面積更小,抗干擾能力更強,電路的移植性更好。

電子點火器即采用PWM 控制MOS 管柵壓的方式實現恒定輸出[6-7]。符合要求的PWM 波形需要特定頻率和幅值的鋸齒波來生成[8-10]。本文為此設計的鋸齒波生成電路采用數?；旌系姆绞?節約了芯片面積,降低了干擾,可以生成合適的鋸齒波供電子點火器使用。

1 傳統方案

傳統的模擬方案基本采用電容充放電方法生成鋸齒波,通過控制充放電電流的大小和充放電時長來調節鋸齒波的峰值和周期,原理如圖1。

圖1 電容充放電生成鋸齒波原理圖Fig.1 Schematic diagram of sawtooth wave generated by capacitor charging and discharging

傳統結構滿足公式:

式中:T為鋸齒波的周期;C為電容的容值;Umax為電容充電上極板可達到的電壓最大值;I1為充電電流大小。

由式(1)可知,令Umax=VDD,則要想使得T增大,必須增大C或者減小I1。假設電流設置到μA 級,CMOS 工藝中電容通常取到pF 級,所以T的數量級通常在μs 級別。

電子點火器發熱絲工作時要求驅動信號周期為8～12 ms。按照傳統結構要想把鋸齒波周期做到ms 級別,就需要減小電流到原來的幾千分之一或者增大電容為原來的幾千倍,電流越小就越容易受到干擾,電容增大就要耗費更多芯片面積。

所以傳統結構無法滿足電子點火器PWM 波生成電路中對鋸齒波周期的要求。因此,本文電路針對此進行創新改進。

2 改進后設計方案

圖2 為改進后的電路設計架構圖,采用數模混合設計,分為四個模塊:雙復位分頻器、數字譯碼器、電阻分壓網絡和濾波反饋網絡。雙復位分頻器將CLK信號分頻生成六路數字信號;數字譯碼器將六路數字信號譯碼后用于后續的電壓選擇;電阻分壓網絡生成不同的電壓,在數字譯碼器的輸出信號控制下按時序輸出電壓;濾波反饋網絡接收六路數字信號后采用數字邏輯反饋到分頻器,決定鋸齒波的周期大小和最大幅值[11-12]。

圖2 鋸齒波生成電路設計架構圖Fig.2 Sawtooth wave generation circuit design architecture

2.1 雙復位分頻器

雙復位分頻器電路原理圖如圖3 所示,通過D 觸發器將CLK 信號分頻后得到S0～S5一系列信號。

圖3 雙復位分頻器電路原理圖Fig.3 Schematic diagram of double reset frequency divider

本電路中使用POR 上電復位信號和反饋信號雙重控制使能端[13],既能保證電路在上電時清零,減少上電過程中亞穩態影響,又可以供用戶自定義調整計數范圍,設置不同的鋸齒波周期。

S0～S5各輸出端口頻率和CLK 頻率關系為:

式中:fSi為Si端口對應的輸出頻率;i為端口的下標;fCLK為CLK 端口的輸入頻率。

2.2 數字譯碼器

數字譯碼器用來將分頻器生成的S0～S5六路數字信號譯碼為51 位獨熱信號和一位Yon信號,供后續的電阻分壓網絡使用[14],其電路原理圖如圖4。

圖4 數字譯碼器電路原理圖Fig.4 Schematic diagram of digital decoder circuit

數字譯碼器對應譯碼真值見表1。隨著時鐘的變化,雙復位分頻器模塊生成的數字信號也在有規律切換。輸入數字譯碼器后,輸出信號Y1Y2…Y51Yon以獨熱碼的形式隨輸入信號切換。

表1 數字譯碼器真值表Tab.1 The truth table of digital decoder

2.3 濾波反饋網絡

濾波反饋網絡用來設置鋸齒波周期和電壓階數,其電路設計如圖5。在電子點火器電路中,共分為51階,即鋸齒波的周期為CLK 的51 倍。所以濾波反饋網絡要保證圖4 中的S5S4S3S2S1S0六路數字信號在狀態為110011(對應十進制數51)時,反饋到分頻電路中將輸出端清零,同時將分壓網絡輸出電壓置零。

圖5 濾波反饋網絡電路原理圖Fig.5 Schematic diagram of filter feedback network

數字電路中,因為存在競爭冒險現象,在信號切換過程中會產生很多毛刺干擾,對后續電路的穩定性造成極大威脅。本電路中加入濾波模塊,以消除干擾。RC 網絡電阻R為451 kΩ,電容Cmos為110 fF,將數字信號延時50 ns 后釋放,過濾掉脈沖寬度小于50 ns 的脈沖尖峰,增強抗干擾能力[15-16]。

在電子點火器電路設計中,CLK 為4.8 kHz,經過51 個周期計數分頻后的頻率約為94 Hz,周期為10.6 ms,符合設計指標。

2.4 電阻分壓網絡

本設計中采用的電阻分壓網絡為等比例電阻串聯分壓網絡,結構簡單,工藝實現成本低[17]。其電路設計如圖6 所示。

圖6 串聯式電阻網絡原理圖Fig.6 Schematic diagram of series resistance network

本結構由50 個等值電阻(R0～R49)串聯來實現分壓,電阻采用格羅方德工藝下ppolyf_u 電阻模型,寬長比為2 μm/10 μm,采用串聯或并聯的方式調整阻值均為806 Ω。為了節省功耗,電路中加入R50限流,其阻值設置為11.5 kΩ,本模塊的電流為:

式中:I為電阻串聯電路的電流;VDD為全局電源電壓;Ri為下標i對應的電阻阻值。

本模塊的電流值符合芯片的靜態低功耗要求。

3 應用

在電子點火器芯片中,使用PWM 信號控制加熱絲輸出端口的電壓,保證輸出端口電壓的恒定。在低頻鋸齒波信號Vout生成之后,用比較電路處理后可得Vpwm[18]。Vpwm信號的生成電路和原理見圖7。

圖7 Vpwm生成電路和原理Fig.7 Generation circuit and principle of Vpwm

Vpwm占空比的計算公式為:

式中:D為Vpwm占空比;Vout,max為鋸齒波電壓最大值;Vout,min為鋸齒波電壓最小值;Vref為基準電壓。通過調整鋸齒波Vout的周期和幅值可以實現Vpwm占空比的調整,進而實現加熱絲輸出端口的電壓的調整,使其保持恒定。

4 版圖布局

采用格羅方德0.18 μm BCD 工藝流片,包含3 層金屬,19 張掩膜版。芯片總面積為1 mm2,低頻鋸齒波生成電路版圖布局如圖8 所示。圖中①②③④分別表示模塊為:數字譯碼器、濾波反饋網絡、雙復位分頻器和電阻分壓網絡。電子點火器控制芯片實物解剖照片如圖9,白框內為低頻鋸齒波生成電路的實際位置。

圖8 低頻鋸齒波電路版圖Fig.8 Low frequency sawtooth circuit layout

圖9 電子點火器芯片解剖圖Fig.9 Anatomy of electronic igniter chip

5 電路仿真和測試結果

參考圖2,設置CLK 頻率為4.8 kHz,VDD=3.7 V,對該電路仿真后在Vout處得到仿真波形如圖10。

圖10 仿真波形圖Fig.10 Simulation waveform

由仿真波形可以看出,梯形鋸齒波經歷51 階,從4.1 mV 爬升到2.8761 V,其周期為10.598 ms。仿真結果和設計預期高度一致。

本文設計的低頻鋸齒波生成電路置于芯片內部無法直接測試,故采用間接測試的方式來證明其正確性。參考圖7,PWM 波是由低頻鋸齒波生成的,二者的周期是一致的,所以可以通過測試芯片輸出端口的PWM波形驗證本文設計的低頻鋸齒波的周期。測試平臺如圖11,設置VDD為3.7 V,則預計輸出端口應輸出周期為6.2 ms 的PWM 波。