有源光纜的硅基90°轉向芯片設計與制備

劉代軍,郭云芝,穆學楨,閆海濤,謝占武,張義飛

(1.中國空空導彈研究院， 河南 洛陽 471009；2.紅外探測器技術航空科技重點實驗室，河南 洛陽 471009；3.濮陽光電產業技術研究院， 河南 濮陽 457100)

1 引言

隨著作戰環境的日趨復雜，對武器裝備提出了嚴峻的挑戰，抗干擾能力是空空導彈不變的發展方向[1]。并且隨著技術發展，導彈武器裝備的內外信息交互數據量增大，對傳輸速率、傳輸容量以及體積、可靠性等也提出了更高要求。高速有源光纜利用光傳輸的優越性，與傳統電纜相比具有抗干擾能力強、密度高、速度快、體積小且安全可靠等優點，可以較好地滿足上述需求。在民用領域，隨著提供40G/100G端口的服務器[2]、交換機等設備在數據中心的逐步規模商用，對于高速有源光纜的需求也越來越多[3]。基于軍民應用需求，研發高速有源光纜相關產品迫切需要。

2 有源光纜中90°轉向陣列的作用及現狀

在40G/100G有源光纜中，由于VCSEL的發光方向與光纖傳輸的方向垂直，需要將光路進行90°轉換，后同光纖耦合。因此，90°轉向陣列是40G/100G有源光纜的關鍵元件。

采用一體成型的包含陣列透鏡和45°反射面的Lens array實現光路的90°轉換，實現激光器/探測器陣列和光纖陣列之間光學對準[4]，工藝裝配比較簡單，是目前的主流方案。其光路圖如圖1所示[5]。

圖1 Lens array的光路示意圖

Lens array存在光程較長、體積過大、設計復雜、價格昂貴、高低溫可靠性不好等缺點，導致了Lens array方案在高精度光集成方面存在較大的限制[6]。很多研究機構及企業在尋求新的解決方案。如Avago采用的Prizm光路結構方案[7-8]；如Intel采用芯片集成的方法來實現光互聯，最近推出了基于硅光子技術的100G PSM4 QSFP28光收發器[9-10]。但這些方案都存在研發投入巨大，研發周期長等問題。

綜合分析90°轉向陣列在有源光纜中的重要性及目前存在的問題，并考慮到從光路結構和光學封裝技術上對有源光纜進行技術創新研發及產業化是最切實可行的[11-13]。因此，從現有主流方案的問題入手進行改進設計。

3 硅基90°轉向陣列設計

去掉圖1中的Lens array(含D1、D2中的兩個透鏡)，采用硅基多模波導陣列，并將波導的一端設計為45°反射面進行90°轉向，其光路轉向的傳輸路徑如圖2所示。

圖2 硅基多模波導90°轉向陣列示意圖

與Lens array方案相比，多模波導90°轉向陣列芯片方案光路減少了圖1的D1、D2光程中對應的兩個透鏡，且硅基波導光纖陣列與光源直接耦合，光程很短，更利于光集成。另外，直接耦合，減少了Lens array的加入和貼裝工序，耦合精度更高，光路整體穩定性更好。此外，硅基波導陣列的加工采用標準硅工藝，技術比較成熟，成本低廉。

VCSELs與多模波導90°轉向陣列耦合的關鍵指標是耦合效率，主要影響因素有反射面的反射率和反射面的角度(轉向角度)，前者工藝控制，后者需要設計。為了使發射芯片與接收芯片的光場實現最優匹配，降低轉向芯片對耦合效率的影響，對轉向芯片的轉向角度設計進行了仿真和優化，光路模擬及耦合效率仿真計算結果如圖3所示。

圖3 不同轉角光路模擬示意圖及其耦合效率影響曲線

從模擬結果可知，在41°轉向角度時耦合效率最佳，達到93.54%。對形成的平面反射鏡進行臺階儀測試，發現41°適用于較為復雜系統的光束方向變化，可以作為兩束迎面而來的光束進行轉向耦合的情形。通過這兩者確定反射面的傾角為完美41°，使其作用和設計需求相切合。

4 硅基轉向芯片的制備

轉向陣列芯片基于硅材料，型槽結構由于硅的各晶向晶面的微觀原子排列特征，硅在堿性條件腐蝕反應，各晶面表現出腐蝕速率不一致的各向異性特征。各向異性的速率差異除本身的晶面差異決定外，外在因素也會對其有影響，其中作為腐蝕環境的腐蝕液是不可忽視的一環。采用異丙醇活性添加劑來調控硅在KOH溶液中的各向腐蝕速率，從而完成帶有41°微反射鏡的V。

首先使用ACES(anisotropic crystalline etching simulation)軟件進行模擬，找出產生V型槽及攜帶微反射鏡的特定刻蝕晶向。根據制作V型槽的俯視圖為一矩形，從而在模擬刻蝕階段選取兩個矩形作為刻蝕面，其他地方進行遮掩的矩形掩膜圖案。其次，設定模擬參數，刻蝕方向：FACE(100)，EDGE(110)；刻蝕方法：Silicon Wet Etching；腐蝕劑：KOH 30%+異丙醇，1.4 μm/min；掩膜大小：1 018*482；刻蝕時間：45 min。最終所得模擬刻蝕結果如圖4所示。

從圖4可以看到：V型槽的側面為(110)晶面，在垂直方向形成了一個鏡面也是(110)晶面，水平刻蝕向下為(100)晶面。

圖4 ACES軟件模擬刻蝕結果

刻蝕過程中掩蔽膜制備：選取SiO2作為掩膜，采用濕氧氧化硅片來制備二氧化硅掩膜。為了制得腐蝕寬度125 μm的高精度定位光纖硅V型槽，選用分辮率較高的正性膠，把前烘溫度控制在100 ℃，時間10 min，曝光時間4.3 s，顯影時間為30～32 s，采用HF腐蝕二氧化硅來制備掩膜，其配比方案為：

HF(48%)∶(NH4)F(pH=4～5)∶H2O=3∶6∶10(摩爾比)

采用硅的堿溶液配比(質量比)方案是：

KOH∶IPA∶H2O=2∶1∶10

刻蝕時間100 min，刻蝕中溫度為75 ℃，刻蝕速率為3.3 μm/min，

刻蝕100 min后的V型槽形貌如圖5所示。探針沿著V型槽的方向滑動，形貌如圖。可以看出，槽底為較平整平面，上升沿與下降沿為兩個對立相向的V型槽所攜平面反射鏡。

圖5 單個V型槽形貌

對其進行測試，其微反射鏡面如圖6所示。由圖可知，其呈現出的斜面為一平整平面，加之近41°特征，與設計需求一致。

圖6 微反射鏡面示意圖

微反射鏡的平整度將直接影響到光路折轉時反射率的大小，為此進行了AFM測試得出其表面粗糙度信息如圖7所示，其RMS為29.5。

圖7 AFM測試刻蝕后表面粗糙度信息圖

表面粗糙度與反射效率之間的關系為

(1)

其中，λ為入射光波長，δ是表面粗糙度的均方根值，表面粗糙度引入的損耗為

(2)

取θ=41°，λ=850 nm得：

由圖8可知：在粗糙度RMS為30附近時引入的損耗約為0.48 dB，即反射率在90%。

圖8 粗糙度與插入損耗關系

為了進一步增加表面反射率，減少由濕法腐蝕帶來的表面不平整，采用了在其表面增鍍介質膜的方法，設計了一系列高低折射率的Si/SiO2高反射膜系，它們在850 nm波段左右反射。為使反射率最大化，使用TFCalc軟件進行此材料系及對數為3情況下的反射率模擬與優化，如圖9所示為各層介質膜厚度，第7層為引入的SiO2增透膜，同時起到保護Si不被氧化引起反射率改變。從圖9可以得出鍍膜厚度分別為dSiO2=144.37 nm，dSi=57.78 nm。

圖9 SiO2/Si膜層厚度界面

5 制備樣品測試

搭建轉向陣列芯片的測試系統，包括：顯微鏡，芯片夾具，光纖耦合模塊，位置調節結構等；將光學芯片固定在芯片家具上，位置調節結構可以調整顯微鏡鏡頭與芯片之間的距離，光纖耦合模塊可以實現轉向陣列芯片的多通道光學耦合，實現接收端和發送端單獨測試。測試結果如下：圖10為最終增鍍高反介質膜后的轉向表面反射率，從圖10可知當波長大于672 nm時，表面反射率接近于100%，這極利于光纖陣列與VCSELs的高效率耦合。

圖10 增鍍高反介質膜后的表面反射率曲線

圖11為轉向光纖陣列與VCSELs耦合后的測試結果，可以看出：400～762 nm波長范圍內，耦合效率隨波長增大而逐漸增大；762～1 000 nm波長范圍內，耦合效率隨波長增大而逐漸減小，在特征波長762 nm處，耦合效率最高可達92%。

圖11 耦合效率測試曲線

6 結論

從縮短光程、減小體積、降低成本、提高溫度可靠性等方面考慮，設計了轉角為41°、模擬耦合效率達93.5%的硅基端面反射波導陣列芯片，采用成熟的硅工藝進行芯片制備。在芯片制備過程中，分析了硅單晶結構在堿性溶液中的腐蝕特性，通過軟件模擬得到符合設計思路的微型制備結構，并對相應的腐蝕液進行合理配比，開展了系列實驗，優化設計和工藝參數，得到了反射率近100%、最高耦合效率在762 nm處，達92%的轉向陣列芯片。該轉向陣列芯片在通常采用VCSELs的有源光纜中具有廣泛應用前景。