一種并行分數(shù)倍升采樣脈沖成形設計

王良松 范存光 山顯響

（中國航天科技集團有限公司第五研究院第五一三研究所 山東省煙臺市 264000）

隨著商業(yè)微小衛(wèi)星的快速的發(fā)展，對通信系統(tǒng)的靈活性、適用性、智能性的要求也越來越高。軟件定義無線電技術可以在較大范圍內(nèi)靈活控制衛(wèi)星無線電信號調制方式、帶寬、波形、頻率等功能和性能的參數(shù)，因此越來越廣泛地運用在衛(wèi)星通信系統(tǒng)中。2019年9月泰雷茲·阿萊尼亞航天公司公布了“太空靈感”(Space Inspire)衛(wèi)星平臺，通過采用軟件定義無線電將實現(xiàn)衛(wèi)星通信功能即時在軌重新配置。該系列衛(wèi)星平臺采用Ku和Ka頻段，通信容量為100～200Gbit/s，可針對需求做出即時在軌調整，實現(xiàn)視頻廣播與寬帶連接服務之間的轉換，首顆衛(wèi)星預期于2023年發(fā)射。脈沖成形和采樣率轉換是軟件定義無線電調制組件的重要功能組成部分，是支持通信帶寬在軌重配置的關鍵環(huán)節(jié)[1～3]。

傳統(tǒng)設計中常采用串行處理方式如圖1所示，首先基帶符號進行脈沖成形，然后經(jīng)速率轉換送至基帶濾波，最后中頻調制后經(jīng)DA轉換輸出。其中速率轉換常采用內(nèi)插與抽取組合實現(xiàn)分數(shù)倍速率，一旦確定內(nèi)插倍數(shù)后其設計結構即為確定的，而且中間會產(chǎn)生較高的采樣頻率，硬件實現(xiàn)很困難，無法靈活兼容多種速率[4]。本文提出了一種并行架構的脈沖成形設計，將多相結構濾波器與farrow濾波器結合，設計出一種可適應分數(shù)倍速率轉換的脈沖成形結構，可滿足大容量、實時的信息傳送及帶寬動態(tài)調整的需求。

1 脈沖成形濾波器設計原理

為降低碼間串擾，一般選擇發(fā)端脈沖成形濾波器具有根升余弦特性，即發(fā)送端成形濾波器在頻域上具有平方根升余弦滾降特性，其傳輸函數(shù)為：

在數(shù)字調制系統(tǒng)中，成形濾波器通常采用有限沖擊響應（FIR）濾波器，設計時需綜合考慮內(nèi)插倍數(shù)RATE、截斷長度NT和濾波器階數(shù)N。根據(jù)系統(tǒng)優(yōu)化設計，確定發(fā)射端成形濾波器的參數(shù)為濾波器取每個符號4個采樣點，F(xiàn)IR濾波器階數(shù)為41，截取峰值點前后各5個符號。其時域沖擊響應如圖2所示，頻率響應如圖3所示。

成形濾波過程中進行整數(shù)倍內(nèi)插相當于對原序列在時域進行擴展，經(jīng)過內(nèi)插大大提高了時域分辨率，內(nèi)插后的符號頻譜為原頻譜經(jīng)L倍壓縮后得到的譜。如果符號采樣率提高了L倍，必然會在頻域產(chǎn)L-1生個鏡像，這些高頻分量要依靠低通濾波器濾除才能保證信號內(nèi)插后不出現(xiàn)畸變[5～6]。對于高速處理中為減少運算負擔提高運算速度可以采用FIR的多相實現(xiàn)結構。

設FIR濾波器的沖擊響應為h(n)，則其Z變換為：

對Z變換求和式展開，可以得到多相濾波結構為：

其中：

Ek(zD)稱為H(z)的多相分量，上式（4）稱為H(z)的多相表示。那么同理Q=H/L時，內(nèi)插濾波器的多相濾波結構如下：

在整個林業(yè)產(chǎn)業(yè)的發(fā)展過程中，推廣基層林業(yè)技術的作用是非常重要的。因此，對林業(yè)技術推廣人員也提出了很高的要求。但是，基層林業(yè)部門的工作人員工資非常低，其晉升渠道也有限，因此很少有人關注這份工作，導致這項工作缺乏足夠的人才。另外，許多基層林業(yè)部門都有自己的經(jīng)濟發(fā)展不平衡和缺乏相應的基本條件，導致缺乏良好的技術推廣人員發(fā)揮自身優(yōu)勢的平臺，使得這些工作人員的推廣效率受到很嚴重的影響。

根據(jù)內(nèi)插濾波器的等效關系可以得到內(nèi)插濾波器的多相濾波結構如圖4所示。

由圖4可知，利用多相分解把原型濾波器分解為幾個階數(shù)較小的子濾波器，每個支路濾波器RL(z)的階數(shù)為原來的1/L，這樣濾波器結構得到簡化。數(shù)字濾波在內(nèi)插器之前，可以減少濾波處理的數(shù)據(jù)量運算次數(shù)，有利于處理器資源的復用，并且降低了硬件復雜度[7]。其開關結構可表示為圖5。

本設計中將成形濾波器多相分解得到4個子濾波器，每個子濾波器的階數(shù)為原來的1/4，結合多相內(nèi)插濾波器結構，可同時實現(xiàn)4倍內(nèi)插和成形濾波。

2 分數(shù)倍采樣率轉換原理及實現(xiàn)結構

根據(jù)多速率信號處理原理可知高倍數(shù)的轉換因子可以分解為多個較小的因子，通過多級結構來實現(xiàn)，而分數(shù)倍的轉換因子可通過先內(nèi)插后抽取的方式實現(xiàn)，若出現(xiàn)分子分母都較大則需要使用多級實現(xiàn)，多級結構需設計大量濾波器且可能引入較高頻率的時鐘，大大增加了實現(xiàn)難度，而且還可能出現(xiàn)分子分母不可分解的質數(shù)情況，因此需要使用基于分數(shù)倍插值的轉換方案。

設濾波器輸入采樣序列為，x(mTs)插值濾波器的脈沖響應為hI(t)，經(jīng)過插值濾波器后的輸入為y(kTi)，因為插值濾波器的功能就是速率轉換，將采樣序列的速率轉換為調制信號的速率整數(shù)倍，所以有T=kTi，插值濾波器的輸出可以表示為：

圖1：傳統(tǒng)發(fā)送端采樣率轉換器處理結構

圖2：平方根升余弦成形濾波器沖擊響應

圖3：平方根升余弦成形濾波器頻率響應

從上式（9）可以知道，只需要知道輸入序列x(mTs)，插值濾波器的沖擊響應hI(t)，輸入序列的采樣時間Ts以及輸出序列的采樣時間Ti就可以得到精確的插值結果，但是Ti是未知的，通過變換把插值用抽樣時鐘的形式來表示，則有：

其中mk表示輸入采樣率與輸出速率比值的取整，μk=kT/Ti-mk表示分數(shù)間隔。

定義濾波器指針i為：

則插值濾波器的表達式可以重寫為：

其中mk表示需要使用哪I=I2-I1+1個采樣值計算第k個內(nèi)插值，μk表示內(nèi)插值點的準確位置并決定用來計算內(nèi)插值的I個沖擊響應值，因為μk是隨時間變化的，每次插值的沖擊響應值也不一樣，μk的變化是由Ts和Ti來決定的，如果Ts與Ti的比值為有理數(shù)，分數(shù)間隔μk會呈現(xiàn)周期變化的特性。濾波器響應也會以同樣的周期變化，所以這是個時變系統(tǒng)[8]。

通常采用FIR濾波器作為分數(shù)倍插值設計，若hI(t)為理想插值的沖擊響應，則濾波器可以通過采樣序列精確還原出x(t)的任意值：

sinc函數(shù)在物理上是不可實現(xiàn)的，需通過加窗來截斷sinc函數(shù)的脈沖響應，可通過FIR濾波器來實現(xiàn)，其難點在于決定濾波器系數(shù)的μk是變化的。內(nèi)插濾波器的一種實現(xiàn)方式是先將內(nèi)插的系數(shù)先計算好，存放到只讀ROM中，把分數(shù)間隔μk量化為ROM的地址，在進行內(nèi)插的時候以此來選擇濾波器的系數(shù)，再進行插值的計算，這種實現(xiàn)方式需要大容量的ROM。

圖4：內(nèi)插濾波器多相結構

圖5：多相內(nèi)插濾波器開關結構

圖6：farrow結構的立方插值濾波器

本設計中為了節(jié)省存儲器資源，采用了多項式插值的濾波器。設計時只需確定好插值多項式，以μk作為輸入，直接計算出每個插值響應。比較常用的插值方式有拉格朗日插值、分段拋物線插值等。

以上確定了插值算法，另一個問題是設計插值濾波器的結構。farrow結構是一種多項式內(nèi)插濾波器的簡單高效實現(xiàn)方式[10]。

在每個長度為T的區(qū)間內(nèi)，連續(xù)時間沖擊響應hI(t)可以表示為：

圖7：farrow結構的分段拋物插值

圖8：farrow結構的分段拋物線插值效果

其中，vm(kl)表示為：

由公式（16）可以得出，基于多項式的濾波器可以通過系數(shù)cm(k)的N階M個并行的有限沖擊響應濾波器來實現(xiàn)，對輸入信號x(kl)進行濾波后可以得到vm(kl)。則該濾波器的Z域傳遞函數(shù)表示為：

只要把濾波器的輸出vm(kl)與對應的相乘就可以得到第l個輸出值，這就是farrow結構的實現(xiàn)，以常用的拉格朗日立方插值為例，輸出y(l)表示為：

其結構如圖6所示。

圖9：并行分數(shù)倍升采樣脈沖成形實現(xiàn)架構

圖10：并行NCO結構

farrow實現(xiàn)的最大好處就在于無需每次求出與分數(shù)間隔相關的抽頭系數(shù)值，再與輸入信號進行卷積，通過抽取公共的乘法因子，簡化實現(xiàn)結構，直接算出插值結果，節(jié)省了大量的計算資源。

為進一步降低實現(xiàn)的復雜度，設計中采用了分段拋物插值來逼近立方插值[9][10]，分段插值公式為：

根據(jù)公式（19），提取插值因子a，經(jīng)過簡化處理，實現(xiàn)插值僅需要2次乘法，其實現(xiàn)結構如圖7所示。對原始數(shù)據(jù)抽取后再通過插值算法恢復數(shù)據(jù)，通過比較插值數(shù)據(jù)與原始數(shù)據(jù)，插值誤差非常小，插值效果較好，如圖8所示。

3 并行實現(xiàn)結構

為了適應數(shù)據(jù)高吞吐率，降低處理器處理時鐘速率，本設計采用了并行處理架構，并行架構的實現(xiàn)主要涉及多相結構成型濾波器、并行數(shù)控振蕩器、farrow結構的插值濾波器、時序調整算法的設計。圖9所示為并行分數(shù)倍采樣脈沖成形的實現(xiàn)架構。

其中FCW為頻率控制字，由輸入采樣率與輸出采樣率的比值經(jīng)定點量化獲得。NCO經(jīng)并行化處理由4個子NCO組成，如圖10所示，NCO通過調整相位調整得到farrow插值濾波器需要的小數(shù)間隔和整數(shù)采樣點的位置。4路子NCO并行處理，因此第一路數(shù)據(jù)是累加1次phase，而第二路應該累加2次phase，同理類推，最后將第四路累加出來的分數(shù)結果，反饋給各個累加器，用于下一次累加。

為了便于擴展，并行farrow采用了FIR濾波器的直接結構，每個子濾波器的結構如圖8所示。4個Farrow濾波器的輸入由時序調整算法根據(jù)整數(shù)采樣點位置索引得到。每組濾波器的數(shù)據(jù)和濾波器系數(shù)都是根據(jù)整數(shù)采樣點和小數(shù)采樣點實時更新，如farrow0的數(shù)據(jù)輸入由m0來決定，濾波器系數(shù)由u0來決定。

4 性能測試及分析

圖11：FPGA輸出時域波形

圖12：EVM指標測試

基于上述介紹的并行分數(shù)倍升采樣脈沖成型設計過程，在Xilinx公司的Vertex-4 xc4vsx55 FPGA上實現(xiàn)了算法設計，并驗證了算法的正確性。其基帶輸入符號變化率范圍1ksps～40Msps，可通過頻率控制字切換輸入符號速率，輸出固定采樣率為250Msps，成型系數(shù)為0.25，工作時鐘為62.5MHz，內(nèi)插倍數(shù)≥4。以輸入符號速率27Msps為例，基帶時域輸出如圖11所示，經(jīng)過QPSK調制后經(jīng)過DA輸出，通過頻譜分析儀測量其EVM指標小于2%，滿足指標要求，測試結果如圖12所示。設計使用了8個乘法器，占用了2378個Slice資源，總資源使用率小于9%。

5 結語

本設計中采用的分數(shù)倍采樣脈沖成形結構,在滿足系統(tǒng)性能指標的前提下，使用了較低頻率的處理時鐘，較少的乘法器資源，降低了系統(tǒng)實現(xiàn)的復雜度。可通過在軌配置頻率控制字的方式，更改發(fā)送符號速率，以適應在軌靈活配置數(shù)據(jù)帶寬的需求。其結構簡單靈活，可根據(jù)需要拓展為8路、16路甚至更多并行支路來達到更高發(fā)送符號速率的需求，具有較好的可拓展性。