防止IC盜版的技術發展狀況研究

楊 燕

(貴州理工學院工程訓練中心，貴州 貴陽 550003)

0 引言

隨著IC行業和制造工藝的發展，芯片集成度越來越高?，F在，數以億計的晶體管可以被集成在一塊芯片上，這大大增加了IC設計的難度和周期，IC設計公司投入的資金劇增，而且由于制造工業的改進也需要IC設計公司投入巨額的資金，越來越多的IC公司由于難以承受資金上的壓力選擇將芯片制造外包給專門生產芯片的公司。IC行業逐漸由自己設計自己制造的模式變成IC設計和制造分離的商業模式，模式的轉變減輕了IC設計公司的資金壓力，但是同時也帶來了很多問題，比如芯片版權和安全問題。

1 IC行業商業模式

1.1 IDM模式

IDM模式是將集芯片設計、芯片制造、芯片封裝和測試等多個產業鏈環節于一身，是早期多數集成電路企業采用的模式，目前僅有極少數企業能夠維持。主要的優勢：設計、制造等環節協同優化，有助于充分發掘技術潛力；能有條件率先實驗并推行新的半導體技術(如FinFet)。主要的劣勢：公司規模龐大，管理成本較高；運營費用較高，資本回報率偏低。這類企業主要有：三星、德州儀器(TI)。

1.2 Fabless模式

Fabless是指無工廠模式，即只做芯片設計和銷售，其他環節如芯片制造、芯片封裝和測試等多個產業全都使用外部資源，具有資產較輕，初始投資規模小，創業難度相對較小，企業運行費用較低，轉型相對靈活等優點。但是缺點也顯而易見：和IDM模式相比，無法與工藝協同優化，因此難以完成指標嚴苛的設計；與Foundry模式相比，需要承擔各種市場風險，一旦失誤可能造成難以估計的損失。這類企業主要有：海思、聯發科(MTK)等公司。

1.3 Foundry模式

代工廠模式只負責制造、封裝或測試的其中一個環節，不負責芯片設計?？梢酝瑫r為多家設計公司提供服務，但受制于公司間的競爭關系。具有如下的優勢：不承擔由于市場調研不準、產品設計缺陷等決策風險。主要缺點是投資規模較大，維持生產線正常運作費用較高，需要持續投入維持工藝水平，一旦落后追趕難度較大。這類企業主要有： SMIC、 UMC、Global Foundry。

電子信息產業是當今最富活力的產業，半導體產業是這一產業的基石，集成電路(IC)是半導體技術的核心。20世紀80年代之前， 集成器件制造廠商在集成電路產業中充任著主要的角色。然而對晶圓代工業者來說一個很大的問題是，隨著晶片微縮，開發先進制程技術的成本也越來越高，如圖1所示。隨著產業分工的進一步細化，無晶圓廠和無生產線設計公司的聯合成為集成電路產業發展的一種新的模式。代工廠只負責制造、封裝或測試的其中一個環節而不負責芯片設計。二者的合作不但可以分擔高昂的研發先進工藝所需要的費用并降低所面臨的風險。

2 IC過度制造和盜版問題

隨著制程技術的飛速發展，集成電路(IC)的集成密度快速增長。如今，數億個晶體管可以集成在單個芯片上。這加劇了IC設計的難度，迫使IC設計公司在產品設計上投入更多的金錢和精力。傳統的垂直IC業務模型無法滿足縮短產品上市時間的要求。更多設計公司選擇將芯片制造外包給在芯片制造方面具有專業知識的國外代工廠，導致IC設計和IC制造的分離。因此，橫向集成電路商業模式應運而生。橫向商業模式可促進各方盡最大努力。一些大的IC公司，例如Advanced Micro Devices(AMD)和Texas Instruments(TI)，聲稱它們將部分產品外包給世界各地的硅代工廠，以降低制造成本[1]，尤其是45 nm以下的制造。

由于芯片設計者無法控制制造過程，因此還會由于未授權的IC過度構建而導致侵犯版權的問題。 一方面，如果將用于國防和軍事信息的芯片盜版，將會對國家安全造成威脅。另一方面，芯片設計公司在芯片設計上投入了大量的金錢和精力。 但是，代工廠擁有所有詳細的制造信息，而后制造過程對芯片所有者完全透明。例如，惡意的IC設計公司可以以破壞性的方式對其他公司(IP提供商)的IC進行反向工程，以減少其芯片的開發時間[2]。 這種不對稱關系使芯片設計者蒙受了巨大的經濟損失。

供應鏈中的過度生產問題如圖2所示，無工廠設計公司和硅代工廠分別由Alice和Bob表示。 Alice與鮑勃(Bob)簽訂了制造m個芯片的合同，并將她的設計規范以GDSII或OASIS文件的形式提供給鮑勃(Bob)。根據合同，應發送回設計者Alice的芯片數為m。但是，更多額外制造的芯片流入了灰色市場，以非常低的成本獲得了可觀的收入。

IC的過度生產不僅損害了設計者的經濟利益，而且如果芯片涉及國家安全和其他敏感信息，也威脅著國家安全。因此，如何保證無晶圓廠實現對集成電路的后制造控制，從而可以保護自己的版權和經濟利益。這是需要解決的重大問題。

3 防止芯片過度建造的相關措施

芯片設計公司所采用基于許可和威懾的方法來禁止芯片的非法復制，以防止集成電路的過度制造。 但是，這些傳統方法需要IC設計人員花費大量時間和金錢，并且有時甚至需要第三方參與IC保護。例如，Cui等[3]提出一種用于保護IC設計人員的知識產權的技術。在設計階段，可以通過這些保護知識產權的方法將作者信息插入IP內核或IC中。當某些芯片被非法復制時，可以通過提取芯片中設計者的識別信息來進行認證。與威懾不同，基于檢測的方法使IP或IC所有者可以主動保護自己的知識產權。

目前，主要的檢測方法包括水印[4]和指紋方法[5-6]。主流水印和指紋識別方法總是將作者的信息轉換為附加約束，并插入到設計的優化過程中，這樣的解決方案可以將檢測方法所增加的附加開銷降至最低。設計者可以使用這種低概率作為作者身份的證明。但是，數字水印和數字指紋是保護IC設計者版權的一種被動方式，不能保證可以有效地跟蹤或識別每個非法復制的芯片或識別出多少芯片被盜或非法分配。

Koushanfar等[7]在2001年首先提出了硬件計量(或IC計量)以保護硬件IC。 IC計量技術是指一種機制、方法和協議，它們可以使IC設計人員計算制造的IC的數量，或者通過遠程禁用或啟用有源或無源方法來使IC工作，從而跟蹤IC的后制造。 因此，IC計量可以防止芯片被非法復制和過度生產，有利于商業和國家安全。

4 IC計量

通過控制方法可以將現有的IC計量機制分為被動式計量[7-8]和主動式計量[9-10]。 被動式計量是為每個制造的IC通過分配唯一的標識(ID)進行特定標識。設計人員需要檢查市場上IC的ID是否與預先建立的數據庫中的記錄相匹配，以顯示未注冊的IC或構建過度的IC。 一方面，這樣的統計工作將使設計方花費大量時間和金錢。 而且，始終不能保證所有制造的IC都可以在線工作，這會導致統計結果不完整。 另一方面，被動式IC計量不能阻止過度生產的芯片的正常應用。

圖3顯示了一種典型的主動式IC計量技術，該技術在設計階段由設計機構將鎖插入芯片中，由代工廠制造的每個芯片都具有唯一且不可克隆的標識符，并且可以通過物理不可克隆的功能(PUF)的方法獲得這些標識符[11]。

通過使用PUF利用唯一且不可預測的時序或電流特性來創建不可克隆ID，可以實現主動式IC計量技術，即每個芯片都具有唯一ID。 因此，采用芯片的唯一ID和鎖的結構為每個制造的芯片創建唯一的密鑰。因為設計者是唯一了解高級設計并實現用于解鎖每個芯片的唯一密鑰的實體。設計者可以有效地計算出芯片的制造數量，并防止芯片被非法制造。

主動式的IC計量是Bolotnyy 等[10]最早開發的。它不僅可以唯一地識別芯片，還可以使芯片只能被設計人員訪問或解鎖功能。根據實現機制，它可以進一步分為內部主動式IC計量和外部主動式IC計量[8]。在內部主動式IC計量中，芯片的鎖定和解鎖機制是根據芯片設計的功能規格實現的。在文獻[9]和文獻[10]中的工作都提出了增強有限狀態機(FSM)設計以實現內部主動式計量方案的工作。但是，增加狀態的數量應不少于制造芯片的數量[9]。許多增加的狀態和相關的轉移關系會增加FSM的復雜性并導致大面積開銷。與文獻[9]中的方案相比，這項工作減少了添加的狀態和相關轉換的數量。但是，如何更好地權衡安全性和設計開銷在文獻[10]中被忽略了。另外，由于在高設計水平上實現了額外的面向安全性的設計，因此內部主動式計量給隨之而來的物理設計帶來的性能開銷可能很高且難以控制[4]。

所有這些外部主動計量技術都引入了物理不可克隆功能(PUF)設計以生成用于解鎖設計的密鑰，并且使用非對稱加密模塊對密鑰進行加密，以便只有設計者才能檢索基于PUF的密鑰。但是，加密模塊通常會產生較大的面積開銷，并且因為加密模塊在IC設計中是獨立的，因此可能會被攻擊者繞開用于加密的電路，這使得基于PUF的密鑰容易受到攻擊。

眾所周知，PUF響應通常用于所有主動式計量技術中，為每個芯片產生唯一的密鑰。但是，各種PUF的可靠性都不是完美的，這意味著PUF電路的響應在不同的溫度、電壓或老化因素下無法保持不變，在這種情況下無法保證解鎖芯片的鑰匙不變，很難保證芯片可以長時間正常工作。另外，外部鎖總會在原始設計上引入時序開銷。因此，應該探索一種更有效的計量方法，通過防止芯片被盜用和過度制造來保護設計公司的IP。

5 結語

集成電路的非法復制和分發問題變得越來越嚴重，并給集成電路設計者造成了巨大的經濟損失。 此外，它可能對一個國家的安全構成巨大威脅。因此迫切需要研究出一種低開銷，高安全性的技術來實現對IC設計的保護。了解現有技術的發展現狀能更好地引導研究的方向，為以后在IC保護方面的研究積累經驗，具有非常好的現實意義。