三維封裝TSV結構熱失效性分析

宋培帥，何昱蓉，魏江濤，楊亮亮，韓國威，王曉東,3，楊富華

(1.中國科學院半導體研究所，北京 100083；2.中國科學院大學材料與光電研究中心，北京 100049；3.北京量子信息科學研究院，北京 100193)

1 引言

與二維集成封裝相比，基于硅通孔（Through Silicon Via，TSV）的三維集成技術能夠通過上下電學互連，實現三維方向的垂直導通，減小芯片平面的走線距離與面積，提高集成度，促進封裝尺寸進一步減小[1-3]。TSV通過銅、鎢、多晶硅等導電物質的填充，實現基板垂直方向上的高質量互連和異構集成，通過多層堆疊將不同模塊的功能電路集成到單個封裝中。垂直堆疊和TSV避免了引線鍵合中長布線帶來的尺寸限制和信號延遲等問題，減小電容/電感，實現芯片間的低功耗，在高頻和大帶寬電路中表現出優異的電學性能[4]。

由于TSV結構對三維疊加的可靠性有著巨大的潛在影響，值得進一步深入的物理分析研究。目前對三維集成TSV已有一些相關研究[5-7]，TANAKA等人進行了一系列有限元分析和相關的簡單機械或可靠性試驗，發現銅通孔的存在影響了應力分布和互連可靠性[8]。PAN等人為了優化TSV設計和通孔填充質量，建立了充銅TSV的數值模型，對不同直徑、長徑比（AR）和缺陷對TSV熱應力和變形的影響進行了數值模擬和分析。仿真結果表明，隨著TSV直徑的增大，TSV的等效應力和總變形量都增大[9]。LIU等人采用有限元模型和X射線衍射（XRD）試驗對TSV進行了熱機械分析。通過建立二維熱-力有限元模型，分析了TSV結構中的應力應變分布[10]。薛彤等通過有限元分析方法，研究了全填充銅、部分填充銅和填充聚對二甲苯三種結構下硅通孔的熱應力，提出聚對二甲苯填充結構在熱應力方面的優越性[11]。

可以看到目前針對TSV的研究工作主要是通過有限元仿真軟件對TSV結構進行熱力學建模，分析其不同條件下的數值模型和熱力學行為。然而，這些研究很少聚焦到不同工作情形下TSV熱特性的表現。作為TSV工藝的瓶頸與難點，中心垂直填料的電鍍填孔是影響互連質量的關鍵。銅金屬常見于IC制備工藝，富有延展性，質地柔軟，且電鍍技術成熟，價格便宜，因此銅填充在TSV結構中仍占據主導地位。本文以某硅轉接板封裝結構為研究對象，利用COMSOL仿真，分析TSV-Cu在不同工作電流密度下的熱力學表現；通過高低溫環境循環測試和表征技術，驗證TSV-Cu在不同溫度下的熱力學可靠性以及膨出，進一步分析熱失效機理，為改進銅填充結構設計、提高銅填充可靠性提供研究思路。

2 TSV-Cu填充技術

TSV的結構特點與制造工藝密切相關[12]，雖然目前TSV的制造工藝還沒有完全統一[13-14]，但主要工藝流程包括圖形化光刻、干法刻蝕、氧化絕緣層沉積、金屬擴散阻擋層沉積、金屬種子層沉積、電鍍金屬、退火、化學機械研磨拋光（Chemical Mechanical Polishing，CMP）等工藝，具體流程如圖1所示。

圖1 TSV工藝流程示意圖

首先，利用圖形化光刻定義TSV通孔的位置；通過ICP Bosch刻蝕工藝（底部刻蝕與側壁鈍化保護交替進行）加工出盲孔；在盲孔的側壁上化學氣相沉積SiO2作為絕緣層；在氧化硅絕緣層上物理氣相沉積阻擋隔離層，通常為TiW或TiN，然后在隔離層上再濺射或沉積銅種子層；在電解液中用電鍍法將Cu填充至TSV通孔中，使通孔填滿銅；通過CMP去除表面多余的Cu，令表面平坦光滑；同樣的，通過CMP將盲孔的另一側減薄至銅填充界面，使盲孔變通孔，從而實現上下電學導通。所制得的TSV通孔直徑尺寸為5～30μm，深度尺寸為20～200μm，考慮到方便通孔內種子層沉積，深寬比一般選擇在3～20之間。

3 TSV-Cu工作電流下的熱力學仿真

在TSV結構中，由于材料間熱膨脹系數不同導致的應力失配以及工藝過程中累積的熱應力是影響TSV熱機械可靠性的主要來源[15]，本文分析了TSV結構工作中不同電流密度下基準模型的熱力學特性。忽略線性功率集成電路可能的浪涌峰值電流，集成電路正常工作下的電流通常為微安到毫安級。金屬銅的熱導率為6×107S/m，銅柱直徑為20μm，長度為120μm，以此建立COMSOL分析模型，仿真模擬TSV-Cu在4μA～2 mA導通電流下的熱力學行為，包括受熱膨出、應力以及溫度積累情況。

根據金屬棒的電阻定義

式中R、ρ、l、s分別為電阻、電阻率、長度、截面積。將物理量代入式（1），可得每個TSV-Cu柱的阻值約為0.7Ω。假設結構表面的熱通量為5 W/(m2·K)[16]，硅片頂部與底部表面為自由表面，側面為約束面，仿真結構的具體描述如圖2所示。

圖2 TSV-Cu結構模型

通過在中心銅柱兩端施加不同電壓模擬TSV結構在不同電流下的工作情況，圖3(a)～(d)對應的導通電流分別為0.28 mA、1.14 mA、2.00 mA、2.85 mA。圖3～5分別為上述4種工作電流下的TSV-Cu結構的溫度分布、受熱膨出以及Von Mises Stress應力分布情況。

由圖3可見，由于TSV上下兩端面都被設置為對流換熱截面，中間氧化硅絕緣層的低熱傳導率阻礙了中心銅柱的溫度向四周有效的擴散，因此TSV中心部位的溫度最高，且隨著導通電流的增大而增加。圖4顯示的受熱膨出主要是由于在TSV-Cu結構中銅的熱膨脹系數比硅和二氧化硅的熱膨脹系數大得多，加上通孔周圍的約束，中心銅柱的變形只能在垂直方向上進行，因此最大凸起區域位于銅柱上方；圖5顯示由于存在上述的熱膨脹與熱應變，引起了絕緣層與銅界面的應力失配，結構中最大溫度與最大變形量均處于該界面位置，因此可以看到熱應力明顯集中在TSV中心部位。

圖3 不同電流下的TSV-Cu結構溫度分布

圖4 不同電流下的TSV-Cu結構受熱膨出

圖5 不同電流下的TSV-Cu結構應力分布

4 熱循環試驗

通過熱沖擊試驗（Thermal Shock Test，TST）來測試溫度對TSV-Cu互連的影響，之后表征和對比測試前后TSV界面形貌的變化情況。通過砂輪劃片將TSV-Cu樣品沿中心銅柱切開，得到剖面形貌，如圖6(a)所示；采用FIB（Focused Ion Beam）減薄技術對TSV樣品進行挖槽，獲得15μm深的界面凹槽，凹槽斷面的結構分層如圖6(b)所示，可以看出在TSV-Cu/Si界面，沿TSV半徑方向有TSV-Cu、TiW阻擋層（50 nm）、SiO2絕緣層（0.5μm）和Si基體等多層材料。將樣品置于高低溫熱沖擊測試箱，溫度范圍設定在-50～+165℃，每個周期為20 min，即樣品在低溫室和高溫室的停留時間均為10 min，且溫度切換時間控制在10 s以內，從而進行熱沖擊循環試驗。

圖6 TSV-Cu剖面SEM圖

經過72個周期的TST試驗，TSV-Cu的形貌受溫度的影響發生了變化，圖7(a)為TSV-Cu結構在經過72個TST沖擊以后的界面形貌，可以看到，銅上表面和截面出現了蜂窩狀衍生物，這是因為在熱循環過程中，銅與氧氣反應生成了二氧化銅，并覆蓋了表面。圖7(b)為利用FIB減薄技術將截面切開后的形貌，如圖所示，樣品在高低溫之間快速切換，由于熱脹冷縮效應，絕緣層隨之膨脹收縮，與周圍其他材料進行相互應力作用，導致界面位置出現不可恢復的縫隙。同樣的，由于不同的熱膨脹系數，氧化銅與銅之間也存在熱應力失配導致的縫隙，從而影響TSV的電學特性。圖7(c)為在退火溫度400℃、退火時間2 min的情況下拍攝的截面形貌，可以發現隨著溫度的升高，由于熱應力不斷積累，絕緣層與金屬銅的縫隙會明顯增大。

圖7 溫度循環試驗之后的TSV-Cu形貌

5 結論

通過建立典型TSV-Cu結構的有限元模型，利用熱電多物理場模型對不同工作電流下的TSV進行了仿真分析，得到了對應的溫度分布、受熱膨出與應力分布。由于TSV通孔周圍約束、上下端面自由的特點，中心銅柱顯示出上述分布的獨特特征，溫度、應力和位移都主要集中在中心部位，并與初始結構有著明顯的不同。其次，在熱循環試驗中，由于熱應力的積累，中心銅柱與四周氧化硅絕緣層之間產生不可逆的縫隙，且隨著環境溫度的升高，縫隙有逐漸擴大的趨勢。根據有限元仿真與熱循環試驗，可以得到不同的工作電流會導致不同的溫度分布規律，進而導致不同的應力分布與結構形變，能夠為TSV結構工作環境的設定與監測提供指導。