一種微光像增強器陰極選通模塊的設計

杜培德，朱文錦，周盛濤，李曉露，李亞情，褚祝軍，楊可潔

〈微光技術〉

一種微光像增強器陰極選通模塊的設計

杜培德，朱文錦，周盛濤，李曉露，李亞情，褚祝軍，楊可潔

（北方夜視技術股份有限公司，云南 昆明 650223）

高速成像分幅相機通過陰極選通模塊控制微光像增強器的光電陰極選通工作可實現ns級的時間分辨率，傳統陰極選通模塊存在開關速度慢、只有負壓輸出或正負壓不能滿幅值輸出等問題。本文基于CMOS推挽輸出結構和電壓電平轉移電路，設計實現一種能夠使用低邊驅動器驅動PMOS和NMOS開關的陰極選通模塊，并采用死區時間控制避免上、下管交叉導通。實測驗證該電路具有結構簡單、性能可靠等優點，實現了ns級上升、下降沿，占空比0～100%可調和滿幅值＋30～－200V脈沖輸出，十分適合微光像增強器陰極選通使用。

微光像增強器；陰極選通；正負脈沖發生器

0 引言

微光像增強器是將目標物體反射的極弱光線通過陰極光電轉換、微通道板（microchannel plate, MCP）電子倍增和熒光屏電光轉換實現圖像再現和亮度增強的真空成像器件[1]，除廣泛用于觀察鏡、頭盔、槍瞄等微光夜視儀中外，其具有超快成像特性，是分幅相機中的關鍵器件之一[2-3]，這些設備利用像增強的陰極選通功能（施加到陰極的電壓是一定時間寬度的正、負脈沖，負電壓時陰極工作，正電壓時陰極不工作）起到光學快門的作用，實現ns級的時間分辨[4]。通常，高速成像系統只提供一個低壓脈寬控制信號，由專門的陰極選通模塊響應并輸出ns級上升、下降沿的正負高壓脈沖來控制陰極工作。

目前，陰極選通模塊主要采用雪崩三極管、功率MOS管等高速開關器件設計實現ns級脈沖，但雪崩三極管設計不易實現脈寬任意可調；MOS管設計則是只實現負壓輸出，或存在正、負壓互通導致輸出幅值不能達到最大的問題。

本文基于CMOS輸出結構和電壓電平轉移電路，采用死區時間控制避免上、下管導通，設計實現一種能夠使用低邊驅動器驅動MOS管開關的陰極選通模塊，在負載電容100pF條件下實測輸出為滿幅值＋30～－200V正負脈沖，上升、下降時間小于8ns，最小脈寬30ns，占空比0%～100%可調。

1 設計分析

1.1 容性負載分析

圖1為雙近貼像增強管的結構，光電陰極、MCP和熒光屏相互靠近，采用陶瓷環隔離和銅片釬焊構接，其中陰極和MCP輸入端（GND）之間的距離為0.1mm[5]，近貼和陶瓷構件使得陰極和GND之間存在幾十至數百pF的寄生電容[6]，陰極材料為高阻半導體，因此陰極選通模塊輸出為容性負載。電容的基本特性是電壓不能突變，且陰極電壓需在＋30V和－200V之間切換，電壓差值高達230V，要實現高幅值且ns級上升、下降沿的脈沖，這就要求陰極選通輸出對電容具有強大的充放電能力，即驅動能力。以寄生電容200pF、上升下降時間10ns為例，根據C＝dC/d計算驅動能力至少為4.6A。

圖1 雙近貼像增強管的結構

1.2 正負輸出電路結構分析

陰極選通模塊的本質是一個正負輸出結構，電路建模見圖2(a)，正電源P通過上開關管P連接至負載電容load，負電源N通過下開關管N連接至load。P和N在驅動信號DrivA和DrivB控制下互補開通和關斷，便在load兩端形成了正負脈沖。

P和N通常采用MOS管，為滿足ns級開關速度，DrivA和DrivB應具備大電流驅動能力，需使用驅動器，但輸出結點SW處會出現－200V負壓，這將導致常規的高邊驅動器輸出閉鎖[7]，使得P、N貫通短路，因此需要設計專門的自舉驅動或電平轉移電路。另外，當輸入觸發脈沖占空比（y）為100%或0%時，稱之為全占空比狀態，自舉電路或電平轉移電路的電容電荷無法刷新，P、N將關斷無輸出，因此需設計全占空比輸出維持電路。

圖2(a)近似CMOS結構，存在上、下開關管交叉導通固有問題。這是因為MOS管的“米勒效應”使得開關過程存在延時，若P開通時，N沒有完全關斷，此時便會存在一定時間的交叉導通，導致輸出幅值達不到最大，甚至P和N貫通短路，即使選擇參數嚴格對稱的PMOS和NMOS也存在交叉導通隱患。

死區時間調整可避免交叉導通，見圖2(b)原理所示。當外部觸發輸入上升沿時，DrivA經傳播延時l后翻轉為低電平即P關斷，DrivB繼續保持為低直至經死區時間dead后翻轉為高電平即N開通，在dead內P和N均關斷，因此稱“dead time”（死區時間），死區時間能夠保證上、下管正確開關時序，因此需設計死區時間調整電路。

圖2 正負輸出結構分析

2 電路結構設計

綜上設計分析，本文設計的陰極選通模塊電路結構如圖3所示。

圖3 本文設計的電路結構

電路原理：上電過程中，上電時序電路控制驅動器輸出恒低，待外圍偏置電壓完全建立后使能死區時間調整電路響應外部觸發信號Trig，得到具有死區時間間隔的SignA和SignB，再分別經低邊驅動器加強驅動能力后得到DrivA和DrivB，然后供給正負脈沖電路得到輸出。Trig為高時，Out為－200V；Trig為低時，Out為＋30V；＋30V和－200V由12V dc供電通過DC-DC轉換得到。

3 電路設計

重點對正負脈沖電路、全占空比輸出維持電路、上電時序電路、死區時間調整電路和驅動器選型進行設計分析。

3.1 正負脈沖電路

如圖4所示，采用NMOS和PMOS構成CMOS推挽輸出結構，由1、1、1和2、2、2構成電壓電平轉移電路，分別將DrivA和DrivB轉移至MOS管G-S級控制互補導通和關斷，最終在load兩端形成正負脈沖。全占空比輸出維持電路實現100%或0%占空比輸出，上電時序電路避免開機過程中上、下管短路，具體設計如下所述。

3.1.1 正壓脈沖電路設計

正壓脈沖電路基于低邊驅動器、電壓電平轉移電路和PMOS設計，為便于分析，假設電路工作在較小的開關頻率且CC＜Z-D1，工作原理如圖5所示。

圖4 正負脈沖電路結構

圖5 正壓脈沖電路原理

0～1時段為上電過程，見圖5(a)，DrivA＝0V，隨著P的建立，穩壓管1隨之導通并對GS-Q1鉗位，電容1通過支路電流D1和R1最終被充電至P，上電過程中GS-Q1從0V下降到1穩壓值Z-D1后緩慢升高至0V，Q1開通后又關斷；

1時刻，見圖5(b)，DrivA＝CC，C1＝P，DrivA經過1同1、iss1（Q1內部輸入電容）、P分別形成反向D1和Ciss1回路對1快速放電，由于1的正向開通特性，GS-Q1快速從0V上升到約P＋F-D1－CC后被1正向導通電壓F-D1鉗位直至緩慢到0V，C1最終約P－VCC，期間Q1保持關斷；

2時刻，見圖5(a)，DrivA＝0V，C1≈P－CC，iss1被快速充電，GS-Q1快速從0V降低至CC，Q1快速導通，之后P通過1對1緩慢充電，G極電壓緩慢上升，GS-Q1差值逐漸減小，直到小于開啟電壓TH-Q1時關斷，因此1、1的取值不能太小，否則GS-Q1很快低于TH-Q1不能維持Q1導通，尤其在較小y時Q1將提前關斷；合理1、1的取值，保證3時刻|GS-Q1|＝P－C1＞|TH-Q1|。

3時刻，DrivA＝CC，則同1～2時段一樣，1和iss1被快速放電，GS-Q1快速從－(P－C1)上升到CC＋C1－P后被F-D1鉗位又降低為0V，快速關斷Q1。

因此，如圖5(c)所示，正壓脈沖電路控制機理是：DrivA為高電平時，Q1關斷；DrivA為低電平時，Q1導通。隨著開關頻率的提高，1充放電減緩，C1將趨于P－CC＋F-D1處輕微波動，GS-Q1波形近似DrivA整體向下偏移CC－F-D1，即1、1和1實現了將DrivA轉移至Q1的G-S兩極并轉換成負壓進行開關控制。

3.1.2 負壓脈沖電路設計

負壓脈沖電路基于低邊驅動器、電壓電平轉移電路和NMOS設計，為便于分析，假設電路工作在較小的開關頻率且CC＜Z-D2，工作原理如圖6所示。

圖6 負壓脈沖電路原理

0～1時段為上電過程，見圖6(a)，DrivB＝0V，隨著N的建立，穩壓管2隨之導通并對GS-Q2鉗位，電容2通過支路電流D2和R2最終被緩慢充電至N，上電過程中GS-Q2從0V上升到2穩壓值Z-D2后緩慢下降至0V，Q2開通后又關斷；

1時刻，見圖6(b)，DrivB＝CC，C2＝|N|，DrivB經過2同2、iss2（Q2內部輸入電容）、N形成反向D2、Ciss2回路，iss2被迅速充電，GS從0V上升到CC，Q2導通；之后DrivB通過2對2緩慢充電，GS-Q2逐漸降低，直到低于開啟電壓TH-Q2時關斷，因此2、2取值不能太小，否則GS-Q2很快低于TH-Q2不能維持Q2導通，尤其較y時Q2將提前關斷；合理2、2的取值，保證2時刻GS-Q2＝|N|＋CC－C2＞TH-Q2。

2時刻，見圖6(a)，DrivB＝0V，同樣由于2的正向開通特性，GS-Q2快速從|N|＋CC－C2下降到約－(C2－|N|)后被2正向導通電壓F-D2鉗位直至緩慢到0V，C2最終約|N|，期間Q2保持關斷；

3時刻，DrivB＝12V，C2＝|N|，GS-Q2波形和1～2時段內一樣，Q2再次導通。

因此，見圖6(c)，負壓脈沖電路控制機理是：DrivB為高電平時，Q2開通；DrivB為低電平時，Q2關斷。隨著開關頻率的提高，2充放電減緩，C2將趨于|N|＋F-D2處輕微波動，GS-Q2波形近似DrivB整體向下偏移F-D2，即2、2和2實現了將DrivB轉移至Q2的G-S兩極進行開關控制。

3.2 全占空比輸出維持電路設計

全占空比條件下，即y為100%或0%時，1、2不能實現電平轉移，Q1和Q2將保持關斷。設計要求是當y＝0%時，Out恒為＋30V；y＝100%時，Out恒為－200V。如圖7所示為y＝0%時正壓維持輸出電路設計，當DrivA為低電平時，Q3關斷，Q4導通，Q1導通，控制邏輯同3.1.1所述一致；當DrivA恒低時，Out＝＋30V，實現正壓直通。

圖7 Dy＝0%時正壓輸出維持電路設計

圖8所示y＝100%時負壓維持輸出電路設計，當DrivB為高時，Q5關斷，Q6導通，Q2導通，控制邏輯同3.1.2所述一致。當DrivB恒高時，OUT＝－200V，即負壓直通。

圖8 Dy＝100%時負壓輸出維持電路設計

3.3 上電時序電路設計

如3.1分析，正、負脈沖電路在上電過程中Q1、Q2都存在導通后又關斷的現象，將導致交叉導通。正壓脈沖電路在DrivA恒低時輸出正壓，可以保護光電陰極，因此只需在上電過程中將驅動器輸出置低并鎖死關斷Q2即可。見圖9設計，上電啟動2延時電路，延時時間大于N和P建立所需時間，延時期內將驅動器輸出使能置低，光耦1將GS-Q2短路，強制關斷Q2。

圖9 上電時序電路設計

3.4 死區時間調整電路和驅動器設計

死區時間調整在同步整流、正激有源鉗位等開關電源中已大量應用，從圖5、圖6可看出DrivA、DrivB同相，因此選擇同相輸出的死區時間實現設計。要實現ns級開關速度，關鍵在于對iss快速充放電，本文設計的優勢在于可采用驅動力更強、結構更簡單、封裝更小的低邊驅動器，簡化設計并提高了正、負脈沖輸出的驅動能力。

4 測試驗證

基于上述設計研發了樣機，在開關頻率sw＝200Hz，load＝100pF條件下，對關鍵波形進行測試。見圖10，死區時間調整電路將Trig轉換為同相信號SignA和SignB。

圖10 VSignA、VSignB波形

圖11為DrivA和DrivB波形，同SignA、SignB波形相近但更快速，上升沿2.2ns，下降沿1.7ns，大幅提高Q1、Q2的開關速度。

圖11 VDrivA、VDrivB波形

死區時間能夠避免交叉導通提高可靠性，保證Out滿幅值輸出，但會限制最小脈寬，圖12為本文設計能夠實現的最小脈寬為30ns的Out波形，＋30～200V滿幅值輸出，上升時間7.3ns，下降時間5.2ns，輸出延時82ns，實現了ns級上升、下降沿正、負高壓脈沖輸出。

圖12 最小脈寬VOut波形

逐漸降低Trig的脈寬直至28ns，即y≈0%時，上管Q1直通，下管Q2完全關斷，Out恒為＋30V，見圖13所示。

圖13 Dy≈0%的VOut波形

逐漸增大Trig的脈寬直至4.999942ms，即y≈100%時，上管Q1完全關斷，下管Q2直通，Out恒為－200V，見圖14所示，實現了脈沖占空比0%～100%可調。

圖14 Dy≈100%時的VOut波形

5 結論

針對微光像增強器高速選通成像應用，本文進行電路建模分析設計要求，提出一種陰極選通模塊設計，主體基于CMOS輸出結構和電壓電平轉移電路，該設計能夠使用低邊驅動器實現ns級正負輸出上升、下降沿；外圍設計死區時間調整電路、全占空比輸出維持電路和上電時序電路，能夠避免上、下管交叉導通，實現了0%～100%占空比可調、＋30～－200V滿幅值輸出，實測驗證了電路具有結構簡單、性能可靠等優點。國外Photek、Photonis公司等已經推出了各種選通模塊，以Photek公司GM300-3模塊為例對比，本文設計除最小脈寬指標稍低于進口模塊外，其余指標均和進口模塊相當，可用于相關領域國產化替代。

[1] 汪貴華. 光電子器件[M]. 北京: 國防工業出版社, 2014: 115-118.

WANG Guihua.[M]. Beijing: National defense industry press, 2014: 115-118.

[2] 郭明安, 楊少華, 羅通頂, 等. 用于高速成像的緊湊式像增強選通脈沖發生器[J]. 現代應用物理, 2016, 7(4): 041203.

GUO Ming’an, YANG Shaohua, LUO Tongding, et al. A compact image intensifier gate pulse generator for high speed imaging[J]., 2016, 7(4): 041203.

[3] 虎俊宇, 裴承全, 田進壽, 等. ICCD選通脈沖源的設計與實驗研究[J].光子學報, 2018, 47(9): 0911001.

HU Junyu, PEI Chengquan, TIAN Jinshou, et al. Design and experimental study of ICCD gated pulse source[J]., 2018, 47(9): 0911001.

[4] 劉寧文, 暢里華, 肖正飛, 等. 門控型像增強器開門時間測量[J]. 強激光與粒子束, 2012, 24(10): 2447-2450.

LIU Ningwen, CHANG Lihua, XIAO Zhengfei, et al. Measuring gating time of gated image intensifier[J]., 2012, 24(10): 2447-2450

[5] 張昆林. 小型16mm雙近貼式像增強器研究[D]. 南京: 南京理工大學, 2008: 40-41.

ZHANG Kunlin. Research on minitype 16mm double-proximity image intensifier[D]. Nanjing: Nanjing University of Science and Technology, 2008: 40-41.

[6] Photek Inc. Photomultiplier & photodiode user guide [R/OL]. www. photek.co.uk, 2016.

[7] Onsemiinc. Design and application guide of bootstrap circuit for high- voltage gate-drive IC [R/OL]. www.Onsemi.com, 2014.

Design of Image Intensifier Photocathode Gating Module

DU Peide，ZHU Wenjin，ZHOU Shengtao，LI Xiaolu，LI Yaqing，CHU Zhujun，YANG Kejie

(North Night Vision Technology Co. Ltd, Kunming 650217, China)

For high-speed imagingframing cameras, nanosecond-level time resolution can be achieved using a photocathode gating module to control the image intensifierphotocathode.Traditional moduleshave some problems, such as slow switching speed, exclusively negative voltage output, and positive or negative voltage outputs that cannot reach the full amplitude. Based on the CMOS push-pull output structure and voltage level transfer circuit, a photocathode gating module was designed, which could usea low-side driverdriving PMOS and NMOS. Dead-time control was used to avoid cross conduction of the upper and lower MOSFETs. The actual test results verified that this module has the advantages of simple structure and reliable performance;moreover,the ns level rising or falling edge, adjustable duty ratio 0 to 100%, and +30 to-200V pulse output amplitude were realized. Thismodule was found to be suitable for gating the photocathode of the image intensifier.

image intensifier, photocathode gating, positive and negative pulse generator

TN22

A

1001-8891(2021)10-1008-06

2020-10-08；

2020-12-04.

杜培德（1986-），男，云南玉溪人，碩士，工程師，主要從事像增強器電源設計。E-mail：541395364@qq.com。