面向晶圓圖的芯片定位方法

楊東旭，李宏軍，郝曉博，吳立豐

(中國電子科技集團公司第十三研究所,河北 石家莊 050051)

0 引言

芯片的測試分選是半導體制造流程中的重要工序。各個領域對芯片需求量的日益提升，對半導體制造業提出了考驗。半導體分選機是將切割后的晶圓上的芯片進行剝離和種類分選的半導體自動化設備，是半導體測試分選的核心設備之一。芯片分選的一種常用方式是根據晶圓圖進行分選。晶圓圖是通過探針臺和自動光學檢測設備(AOI)[1]進行晶圓性能測試后形成的，包含了芯片與工藝控制監測器(PCM)區的相對位置和芯片的類別[2-3]。由于擴膜工藝，芯片間隙存在的誤差較大，同時由于分選的剝離過程使得芯片載膜發生形變，若晶圓載臺按照理想間隙距離進行移動時，容易造成芯片的錯位，導致后續分選的錯誤[4]。

目前，在根據晶圓圖進行芯片分選時，直接根據2點之間的最短路徑進行移動，主要采用機器視覺進行動態誤差的補償，來實現芯片的精確定位[5]。矩形擬合[6]和圖像分割可通過檢測芯片的邊緣實現定位[7]，但是精度不能滿足需求；基于點模式匹配的定位算法耗時長[8]，視覺定位的實時性不能保證。由于PCM與芯片的外觀不同，分選經過PCM區時，無法對位置進行視覺校正，尤其是穿過大面積PCM區時，容易發生芯片錯位。應對移動的路徑進行規劃，繞行PCM區，進行粗略定位后，再使用圖像匹配方法進行更精確的視覺定位。

本文針對晶圓圖特點與使用場景，提出一種面向晶圓圖的芯片定位方法，在晶圓圖提供的相對位置與類別信息的基礎上，對晶圓圖進行預處理，制作柵格地圖，應用路徑規劃算法，搜尋可避開PCM區的最短路徑，初步實現芯片的粗定位；構建芯片的標準模板，針對芯片種類多，表面紋理復雜度不同的特點，優化匹配識別算法，進一步對芯片位置進行精確定位。將此方法在芯片分選平臺上進行驗證，實驗結果表明，此方法可基本解決芯片錯位的問題，提高定位精度。

1 方案整體設計

本方案分為粗略定位和精確定位2步，結合了路徑規劃與模板匹配算法，通過芯片分選設備的運動控制系統與視覺系統實現。整體流程如圖1所示。

圖1 整體方案流程

首先讀取晶圓圖文件并進行預處理，生成可視化界面，選取易于辨別位置的參考點進行晶圓圖與晶圓的對準，同時獲取芯片圖像，建立匹配模板；然后選擇目標點，進行路徑規劃，根據理想平均間隙和位姿進行粗略定位，按照最優路徑進行移動，每移動固定步長，則獲取當前位置周圍圖像，通過模板匹配，得到精確位置；最后根據精確位置進行校正，繼續按照步長移動直到定位到目標點。

2 晶圓圖上的粗略定位

2.1 晶圓圖預處理

晶圓上芯片和PCM區的排列符合柵格地圖的特點。PCM區形狀大小與標準芯片均不相同，且不同種類晶圓之間PCM不具有一致性，進行粗略定位時，不可定位到PCM區。在進行最短路徑規劃前，首先對PCM區進行處理。如圖2所示，PCM區分布類型包含分散式排列(圖2a)和直線貫穿式排列(圖2b)。

圖2 PCM區排列方式

PCM區呈分散式分布時，通過規劃路徑可繞行PCM區，直接將PCM區設為障礙點。若PCM區貫穿整個晶圓，則路徑無法繞行，需對晶圓圖進行預處理，對直線排列的PCM按間隔設置為障礙點，對未設置成障礙點的PCM區，將經過其路徑的代價設為正常芯片代價的5倍，以降低經過非障礙點PCM區的次數；并將此類PCM區設置為非法匹配點，以避免路徑規劃后移動時對PCM區進行模板匹配。預處理后的晶圓圖如圖3所示，黑色部分為障礙點，黑白點紋為非法匹配點。

圖3 預處理后的晶圓圖

2.2 路徑規劃算法設計

A*算法[9]是路徑規劃中常用搜索算法，應用啟發式思想擴展鄰節點，引導搜索方向。但是A*算法會搜索許多等效的路徑，同時大部分節點的擴展是沒有必要的，導致在對節點列表查詢和進出操作上花費大量時間，尤其是晶圓圖所含芯片數越多時，A*算法的缺點就越明顯。采用跳點對A*算法進行改進，跳點搜索算法[10]是針對柵格地圖提出的路徑規劃算法，符合晶圓圖的特點。選擇性的擴展節點，裁剪掉不需計算的多余點，跳點搜索算法的對角搜索優先性打破了搜索過程中的對稱性，降低了內存成本，縮短了晶圓圖上路徑規劃的時間。本文路徑規劃算法流程如圖4所示。

圖4 路徑規劃流程

Openlist和Closedlist為記錄擴展節點的列表，綜合代價為從起始點經過擴展點后到達目標點的估計距離，其中非法匹配點的距離為正常距離的5倍。為減少計算量，進行路徑搜索時，對柵格邊長進行歸一化，晶圓圖上當前規格芯片最短邊長與該方向上理想間隙之和歸一化為單位長度，另一方向的長度按上述比例進行歸一化。路徑規劃后，按固定長度進行移動，一般步長選5個柵格長度，移動至非法匹配點時，沿路徑向前移動1個柵格，避開PCM區。

對預處理后的晶圓圖采用跳點搜索算法進行路徑規劃，仿真結果如圖5所示，灰色部分為用于粗略定位的節點，S為起點，E為目標點。

圖5 路徑規劃仿真結果

3 芯片精確定位

3.1 LINE-2D基本原理及流程

LINE-2D[11]是一種匹配速度快的形狀匹配算法，其基本原理是將圖像梯度作為匹配依據，完成模板匹配，其對光照和噪聲的變化具有魯棒性。LINE-2D的步驟為：

a.將特征點的梯度方向量化為8個方向，用8位二進制數表示，如圖6a所示。

b.對量化后的方向在擴散距離為F的鄰域內進行擴散，圖6b所示擴散距離為2。

c.為每個方向制作預響應圖，圖6c所示為向左和向上方向的預響應表。預響應圖內的值τ根據式(1)計算為

(1)

i為量化后的方向；L為擴散圖內某點所包含的方向集合；l為擴散圖內某點的某一方向。

d.線性存儲預響應表，以擴散距離F為步距進行存儲，匹配時將線性存儲表對齊后進行相似性度量計算，如圖6d所示。

圖6 LINE-2D實現步驟

3.2 針對芯片圖像的LINE-2D算法改進

LINE-2D將梯度方向量化成8個方向，模板內最多只能包含63個特征點，芯片圖像較大或表面紋理過多時，匹配結果會存在較大誤差。本方法中為提高結果可靠性，將梯度量化為16個方向，模板內可包含特征點的最大數量提高到了8 191個，特征點增多后使用多層圖像金字塔進行匹配，同時采用AVX指令集進行并行運算，實現加速。

為滿足芯片生產與檢測要求的精度，梯度方向擴散造成的定位誤差需通過亞像素精度級的模板匹配進行彌補。采用Zernike矩[12]對Sobel算子提取到的邊緣點進行精確定位，以降低匹配結果的誤差，利用Zernike矩的旋轉不變性，根據不同階的Zernike矩來求得模型的參數，通過與閾值進行對比，確定邊緣點的精確位置。

Zernike矩模型如圖7所示，l為檢測點與邊緣的最短距離；φ為x軸與l的夾角，即特征點的精確梯度方向；h為背景灰度；k為階躍灰度。根據式(2)至式(5)求得模型參數，其中，Anm為n階m次Zernike矩。

圖7 Zernike矩模型

(2)

(3)

(4)

(5)

根據式(6)最終確定邊緣點精確位置(xs,ys)為

(6)

(x0,y0)為Sobel算子提取到的邊緣點粗略位置；R為卷積模板的大小。

對某規格芯片進行亞像素精度輪廓的提取,結果如圖8所示。根據Zernike矩提取到的邊緣點位置與梯度進行亞像素模板的建立，模板圖像的大小為M×N，對LINE-2D匹配結果的(M+2F)×(N+2F)區域內進行模板匹配，由于在很接近模板大小的范圍內進行匹配，亞像素精度上的模板匹配耗時很短。相似度量ε通過式(7)計算為

圖8 亞像素級輪廓提取

(7)

I為待匹配的區域；T為模板；c為匹配時T相對于I的位置；P為模板上所有特征點的位置列表；r為P中的元素，表示某一特征點的位置；ori(O,r)為模板圖像上處的梯度方向；ori(I,c+r)為待匹配圖像上對應位置處的梯度方向。

4 實驗結果與分析

本文方法在芯片分選設備上進行實驗。實驗所用芯片圖像通過芯片分選設備的視覺系統采集，其主要配置為：工業相機像素數為2 448×2 048，幀率為21.9 幀/s。方法性能的驗證均在同一芯片分選設備的計算機上進行，其配置為：CPU為Intel Core i5-6500處理器，主頻3.2 GHz，運行內存為8 GB。開發環境為Visual Studio2017和.Net Framework4.5。

為驗證本文方法，與直接按照晶圓圖定位的方法、只使用基于相關性(normalized cross correlation，NCC)算法[14]進行定位的方法，以及路徑規劃與NCC結合的定位方法進行實驗對比，選擇3種常規尺寸的晶圓和5種不同規格的芯片，每個晶圓上隨機選擇200個芯片進行定位實驗。實驗數據信息如表1所示。

表1 測試實驗所用數據

實驗測試的方法中應用視覺定位時，每5個芯片進行1次視覺定位，定位實驗結果如表2所示。表2中，θ為定位過程中在每個芯片上所用的平均時間。

由表2可以得出，只根據晶圓圖進行定位的錯位率很高，這是由于晶圓圖反映的位置信息不包括芯片間隙的誤差；直接進行NCC圖像匹配的定位方法芯片錯位率較高，是由于經過PCM區時無法定位，導致穿出PCM區時發生芯片錯位片；JPS與NCC結合的方法在錯位率方面與本文方法相同，僅為0.10%，位置誤差略高于本文方法，且所耗時間較長，此差距主要由視覺匹配定位產生。綜上可得，本文算法能夠更好地解決芯片分選中的定位問題。

表2 不同方法定位效果對比

5 結束語

本文面向晶圓圖提出了一種芯片定位方法。通過跳點搜索算法進行路徑規劃，實現對PCM區的繞行和粗略定位，通過改進的LINE-2D圖像匹配方法完成了芯片的精確定位。以芯片分選設備為平臺，選擇多種晶圓和芯片進行實驗，結果表明，本文方法可適用于不同晶圓和芯片，芯片錯位率為0.10%，定位精度可達±0.004 mm，定位路徑經過1個芯片的平均時間在30 ms以內，基本解決了依據晶圓圖進行分選時芯片錯位的問題，同時提高了定位精度，使芯片生產的效率和質量有所提高。