一種帶新型失調消除技術的基準電壓源

劉 偉,孫正龍,張 旭,黃 東,商世廣

(西安郵電大學 電子工程學院,陜西 西安 710121)

因此,針對以上提及的傳統失調消除技術的缺點,本文提出了一種將四輸入運放與輔助運放有機結合的電路結構。其不僅能有效地降低整個電路的失調系數,輸出低溫度系數的基準電壓,而且簡化了電路結構。輔助運放通過輸入失調存儲技術來降低帶隙基準的失調電壓。四輸入運放使其產生帶有TlnT項的曲率補償電壓,并將其疊加到一階基準電壓上進行補償,以降低溫度系數。仿真結果表明,輸出基準電壓為1.14 V,在-55～+125 ℃范圍內溫度系數為2.92×10-6/℃。

1 一種低失調低溫度系數的帶隙基準電壓源

在大多數帶隙基準電路拓撲結構中,雙極性晶體管的電壓由于具有良好的溫度依賴特性而成為影響電路溫度系數的主要因素。雙極晶體管的基極-發射極電壓(VBE)在有源區中與溫度的關系為[8]:

式中:IC為雙極晶體管的集電極電流;T為任意溫度;VT為熱電壓,VT=kT/q,其中k為玻爾茲曼常數,q為電子電量;VG為0 K 時的帶隙電壓;Tr為指定的參考溫度;T=Tr表示為當指定參考溫度與任意溫度相等時,上式成立;η=4-n,其中n為寄生pnp 管發射區載流子遷移率的指數溫度系數;ξ為雙極晶體管集電極電流IC的指數溫度系數。若IC與熱力學溫度成正比,則ξ=1;若IC與熱力學溫度無關,則ξ=0。從式(1)的VTln(T/Tr)項可知VBE對T具有高階的非線性關系,該種高階非線性是影響傳統帶隙的主要因素。

圖1 為本設計的結構框圖。圖中包括傳統基準電路、曲率補償與失調消除的核心電路、曲率補償產生電路以及與溫度變化成反比的電流產生電路。其中A2鎖定電壓得到值為VBE2/R4的負溫度系數電流,通過由M2、M3組成的電流鏡,R4支路的同等大小的負溫度系數電流流過Q3支路,從而使得Q2與Q3的VBE電壓間產生一個帶有TlnT的差值,并將此曲率補償電壓引入到傳統基準電路中,補償其二階非線性項[9]。

圖1 本設計的結構框圖Fig.1 Structure block diagram of this design

1.1 核心電路

圖2 為本設計核心電路圖。其中,M1～M12與M29～M38構成四輸入運算放大器,M13～M20與M29～M38構成輔助運算放大器。為簡化電路結構與面積,設計M29～M38為四輸入運算放大器與輔助放大器的公共輸出級。

圖2 帶隙基準核心電路圖Fig.2 Core circuit diagram of bandgap reference

M3、M6、M9、M12、M23、M24、M15、M16、M19和M20由四個互不交疊的時鐘信號控制,控制失調消除電路的運行。M24、C1與MOS 電容M23對放大器的輸出信號進行低通濾波。M39～M44為消除失調負反饋通路上的buffer。P1和P2是放大器的正向端,N1和N2為負向端。兩對差分輸入對同時連接由M35～M38構成的共源共柵電流鏡,四個輸入的電流分別為IP1、IP2、IN1和IN2,因為這四條支路的電流最后要通過電流鏡,所以IP=IN,因此[10]:

式中:gm1、gm2分別為P1或P2以及N1或N2所連接的輸入對管的跨導。由于VP2=VP1=VP=VBE2,VN1=VBE3,所以,從式(4)可以得到:

燕山期小巖體與成礦作用最為密切。一方面礦體賦存在燕山期的小巖體內部，如雙山鉬礦體，巖體為礦體的圍巖；另一方面，礦體的形成是由于巖體對成礦元素的運移、富集及分異沉淀成礦，為礦體提供物質來源。

那么流過電阻R1的電流為[11]:

如前面所提到的,若電流與熱力學溫度呈正比,則ξ=1,帶入式(1)中可得晶體管Q2的導通電壓:

由于流過Q3的是熱力學溫度互補電流ICTAT,因此VBE3為[12]:

將VBE2與VBE3相減得到:

式中:VNL為與T有關的非線性電壓。

其中:

所以:

式(12)中第二項不包含關于T的非線性項,而最后一項包含關于T的非線性項。因此,第二項可以通過改變R2/R1的比值以及N的值來實現一階補償。同時,非線性項(最后一項)的溫度補償可以通過調整跨導gm1、gm2和電阻R2、R1的比值來實現[13]。

1.2 失調消除

在失調消除技術中,斬波技術原理較復雜,自動校零技術將電容引入信號通路,從而降低了相位裕度,也會限制穩定速度。針對以上的缺點,本文運用輔助運算放大器通過輸入失調存儲技術來降低失調電壓,其原理框圖如圖3 所示。在第一階段,當開關S1與S2打開,S3、S4、S5與S6閉合時,整個電路輸入共模電壓Vcm。失調電壓VOS1經A1進行放大,并通過由運放A2與輔助運放A3組成的單位增益負反饋環路,對電容C1、C2進行充電,并將失調電壓儲存在電容C1、C2上。當S5與S6導通,A2與A3處于一個負反饋環路中,由此可得Vout的輸出值為Vos1A1/A3。在第二階段,S1與S2閉合,S3、S4、S5與S6打開。輸入電壓Vin對A1輸入信號,電容開始放電,同時將失調電壓Vos1A1/A3經過A3輸入到主通路。由此可得Vout經過反饋回路后的輸出值為:

圖3 傳統輸入失調消除技術Fig.3 Traditional input offset elimination technology

由式(13)可得,輸入失調電壓經過失調消除電路后,輸出中不包含失調部分。此電路結構雖能消除失調,但A2為差分輸入、差分輸出結構,在輸出端需要增加偏置電路。同時,此電路中運放還需要消除共模反饋。這無形中增加了電路結構,加劇了電路的復雜性。

本設計在運放A2后加一個buffer(緩沖器),其電路結構如圖4 所示。現在A2為差分輸入單端輸出結構,不需要考慮偏置電路與共模反饋。由圖2 與圖4可知消除失調的過程為:在消除失調的第一個階段,M3、M9斷開,M6、M12、M15與M19導通,此時四輸入運放為共模輸入。失調電壓通過放大器A1,開關M15、M19后,存儲在電容C4與C5上。在消除失調的第二個階段,M3、M9導通,M6、M12、M15與M19斷開。此時四輸入運放為信號輸入。電容C4、C5上的失調電壓經過負反饋回路與輸入信號中的失調電壓進行抵消,達到消除失調的目的[14]。

圖4 新型輸入失調消除技術Fig.4 New input offset elimination technology

2 仿真與分析

圖5 為曲率補償電壓隨溫度的變化曲線,表明了非線性的補償能力。其補償方法為將圖5 的曲線疊加到帶隙基準一階曲線上。

圖5 曲率補償曲線圖Fig.5 Curvature compensation curve

基準輸出曲線如圖6 所示。圖6 表明,在-55～+125 ℃的溫度范圍內,電壓的最大變化為0.56 mV。式(14)為帶隙基準溫度系數的計算公式[15]。

圖6 基準輸出曲線圖Fig.6 Reference output curve

式中:Vmax為基準輸出電壓的最大值;Vmin為基準輸出電壓的最小值;Vmean為基準輸出電壓的平均值。由式(14)可得帶隙基準的溫度系數為2.92×10-6/℃。因此,本文所設計的帶隙基準溫度系數較低,適用范圍較廣,符合理論要求。

失調仿真結果如圖7 所示。圖7 表明對500 個樣本進行了蒙特卡羅模擬仿真,以此來估計由隨機失配和工藝變化而引起的輸入失調電壓。由圖7 可以看出Std Dev(失調電壓)的值為6.9901 mV,故3σ電壓失調為21 mV,占平均值的1.83%[16-17]。

圖7 蒙特卡洛仿真圖Fig.7 Monte Carlo simulation diagram

圖8 為帶隙基準在Candence 軟件中的仿真曲線圖。由圖可得帶隙基準在低頻狀態下的電源抑制比(PSRR)為-92 dB。其對電源波動具有良好的抑制效果。

圖8 電源抑制比仿真圖Fig.8 Simulation of PSRR

表1 為本文所設計的帶隙基準電路仿真結果與其他已發表文獻的比較結果。由表1 可知,在參考文獻[15]中,Huang 等設計的電路溫度范圍不夠廣,溫度系數大于10×10-6/℃,溫漂較大。在參考文獻[16]中,Poongodan 等設計的結構溫度范圍較窄,溫漂比較大,失調電壓也較大。在參考文獻[17]中,Kim 等所設計的結構雖然失調電壓較小,但其溫度系數較大,且電源抑制能力較差。在參考文獻[18]中,鄧庭等設計的帶隙基準適用范圍較窄,電源抑制比較低,且未考慮到失調電壓的影響。

表1 本文設計與其他文獻的對比結果Tab.1 Comparison results of this design with other literatures

表2 為帶隙基準電壓在不同工藝角、電源電壓、溫度(Process Corners,Voltage,Temperature,簡稱PVT)下的掃描仿真結果,其中溫度的掃描范圍為-55～+125 ℃。由表2 可知,在tm 工藝角與5.0 V 電源電壓下溫度系數最理想,溫度系數為2.72×10-6/℃。在工藝角wp 與4.8 V 電源電壓下,工藝角偏差值最大,溫度系數為26.9×10-6/℃。

表2 基準電壓的PVT 仿真結果Tab.2 PVT simulation results of reference voltage

3 性能優化方案

由于帶隙基準的溫度系數容易受到工藝角偏差的影響,因此本文設計了電阻修調方案,其電路結構如圖9 所示。由圖可知,R7～R9和R11為修調電阻。修調左邊電阻可以將溫度系數朝負向修調,修調右邊電阻可以將溫度系數朝正向修調。

圖9 電阻修調電路Fig.9 Resistance adjusting circuit

表3 為帶隙基準電壓源在不同工藝角與電源電壓下的修調方案。F1F2F3F4為電阻熔絲,其值為1 時表示熔絲斷開,電阻參與基準電壓的修調。由表3 可知,當F1或F2金屬熔絲斷開時,帶隙基準的溫度系數明顯下降,表明電阻修調方案有效。當F3熔絲斷開時,由于修調電阻阻值過大,溫度系數上升。表明,本文設計的修調方案能夠滿足不同工藝偏差的情況,需根據實際情況進行選擇。

表3 修調方案Tab.3 Adjustment scheme

4 結論

本文運用新型輸入失調消除技術設計了一種低溫漂、低失調的帶隙基準電壓源。該電壓源將四輸入運放與輔助運放相結合,采用四輸入運放來實現高階曲率補償,通過輔助運放來消除失調。新型的電路結構提高了輸出基準的精度,在擁有較大失調電壓的情況下仍能正常的工作,且避免了加入共模反饋與偏置電路,簡化了電路結構。同時其適用的溫度范圍較廣,溫度漂移較低。由估算可得,增加輔助運放與緩沖器額外增加的功耗約為16.9 μW,其值約占整體電路總功耗的0.28%。電路采用Cadence 軟件進行仿真。仿真結果表明,該基準電壓源在-55～+125 ℃范圍內的溫度系數為2.72×10-6/℃,電源抑制比為-92 dB。運用蒙特卡羅方法進行仿真,其失調電壓約為7 mV。