基于Zynq的小型化相控陣雷達陣面主控系統(tǒng)設計

錢倩云，殷志勇

(中國船舶重工集團公司第七二三研究所，江蘇 揚州 225101)

0 引 言

陣面主控系統(tǒng)是相控陣雷達的重要組成之一，作為相控陣面的控制核心，接收顯控臺的控制命令和伺服系統(tǒng)的姿態(tài)信息，產(chǎn)生雷達定時器同步脈沖，進行電子穩(wěn)定解算和陣面配相解算，根據(jù)時序要求控制陣面內的頻合器、收發(fā)(TR)組件、數(shù)字波束合成(DBF)等分系統(tǒng)工作，同時收集陣面內各分系統(tǒng)的工作參數(shù)和故障信息，反饋給顯控臺實時顯示。如今雷達向著小型化方向發(fā)展，導致設備內部空間有限，相應地對各分系統(tǒng)提出了小型化、高集成、易擴展等要求。因此，本文提出了一種小型化陣面主控系統(tǒng)設計，該設計具有高性能、可擴展、易移植等優(yōu)點。通過對軟硬件進行適度剪裁，該設計可靈活應用于各種相控陣雷達中。

1 Zynq平臺

本設計中陣面主控系統(tǒng)以Xilinx的Zynq-7000系列的XC7Z045為控制核心，Zynq-7000系列在單芯片內集成了基于Xilinx可編程邏輯資源的可編程邏輯(PL)系統(tǒng)和基于ARM Cortex-A9多核處理器的處理系統(tǒng)(PS)，即Zynq-7000系列將定制邏輯和軟件分別映射到PL和PS中，因此它兼具了現(xiàn)場可編程門陣列(FPGA)的靈活性、可擴展性和SOC的易用性，并具有集成度高的天然優(yōu)勢[1]。

1.1 Zynq功能分配

為了最大化Zynq-7000的優(yōu)勢，需要規(guī)劃好PL和PS的功能分配。陣面主控系統(tǒng)需要實現(xiàn)的功能包括通過以太網(wǎng)接收顯控臺的控制命令、通過高速串口接收伺服系統(tǒng)姿態(tài)信息、產(chǎn)生雷達定時器脈沖、電子穩(wěn)定平臺解算、陣面配相解算和幅相校正、通過高速串口控制頻合器、TR組件、DBF等。從實時性角度考慮，顯控臺命令是慢變化參數(shù)，其他接口和計算需要在一個雷達重頻周期內完成，對實時性要求更高；從功耗角度考慮，使用PL端實現(xiàn)軟件算法，由于它使用較短的、低容性的本地連接，相較于PS端實現(xiàn)軟件功能需要將數(shù)據(jù)從一個操作單元傳輸?shù)搅硪粋€傳輸單元，因此功耗更低；從性能角度考慮，使用PL端實現(xiàn)算法，可以實現(xiàn)算法的全并行執(zhí)行，能夠提供更大的吞吐量；從開發(fā)便捷角度考慮，由PS端實現(xiàn)參數(shù)設置，PL端根據(jù)配置參數(shù)實現(xiàn)具體功能，在調試階段可節(jié)約編譯時間，提高調試效率。因此，使用PS端實現(xiàn)以太網(wǎng)通信功能和存儲器控制，PL端實現(xiàn)其他功能。

1.2 PS與PL互聯(lián)

根據(jù)功能劃分，PS端接收顯控臺的控制參數(shù)，解析后產(chǎn)生PL端各功能模塊的輸入?yún)?shù)。另外，陣面主控在陣面測試模式下需要緩存大量測試數(shù)據(jù)。PS端將工作參數(shù)發(fā)送給PL端，接收PL端的BIT信息，涉及到PS與PL間的數(shù)據(jù)交互。PS與PL間的數(shù)據(jù)交互綜合使用AXI直接存儲訪問(DMA)和AXI通用輸入輸出接口(GPIO)實現(xiàn)，其中AXI DMA實現(xiàn)高性能的大數(shù)據(jù)傳輸，AXI GPIO實現(xiàn)小數(shù)據(jù)量的高速傳輸。

PS和PL間的接口分為3類：一個用于PL的緩存一致性主端口(AXI_ACP)、4個用于PL的高性能高帶寬主端口(AXI_HP)和4個通用端口(AXI_GP)。本設計的PS與PL互聯(lián)結構如圖1所示。

圖1 PS與PL互聯(lián)結構

PS與PL之間通過AXI_HP和AXI_GP端口進行數(shù)據(jù)交互，PS中包括處理器和動態(tài)隨機存儲器(DDR)控制器，PL中包括AXI DMA和AXI數(shù)據(jù)先進先出(FIFO)存儲，AXI DMA內核在AXI4內存映射和AXI4數(shù)據(jù)流(AXI4-Stream)之間提供高帶寬直接內存訪問。PS端通過AXI_GP端口使用AXI4-Lite向AXI DMA發(fā)送指令，用于建立、初始化和監(jiān)控數(shù)據(jù)傳輸，AXI DMA通過AXI_HP端口和DDR交換數(shù)據(jù)，PL通過AXI4-Stream讀寫DMA的數(shù)據(jù)，并使用AXI4-Stream Data FIFO實現(xiàn)PL與PS端數(shù)據(jù)緩存和同步。AXI_MM2S和AXI_S2MM是存儲器映射的AXI4總線，提供了對DDR存儲器的DMA訪問，它可以連續(xù)地傳輸數(shù)據(jù)，而不需要提供地址信息。使用AXI GPIO，PS端可以像操作普通輸入輸出端口(IO)一樣對連接到PL端的IO進行讀寫操作。

2 系統(tǒng)設計

陣面主控系統(tǒng)組成框圖如圖2所示，包括Zynq-7000控制器、以太網(wǎng)接口模塊、閃存(FLASH)模塊、DDR3模塊、配置模塊、時鐘模塊、光電轉換模塊、電平轉換模塊、遠程調試模塊和電源模塊。

圖2 陣面主控系統(tǒng)組成框圖

Zynq-7000是系統(tǒng)的控制核心，實現(xiàn)各種邏輯功能，PS端包括用戶數(shù)據(jù)報協(xié)議(UDP)通信單元、幅相校正表存儲單元，PL端包括命令解析單元、雷達定時器單元、電子穩(wěn)定解算單元、陣面配相解算單元、幅相加權單元、幅相校正單元、高速數(shù)據(jù)收發(fā)單元和各個其他系統(tǒng)的控制單元。以太網(wǎng)接口模塊由以太網(wǎng)接口芯片和網(wǎng)絡變壓器組成，實現(xiàn)以太網(wǎng)物理層功能；FLASH和DDR3共同構建系統(tǒng)的存儲模塊，實現(xiàn)數(shù)據(jù)的非易失存儲和快速讀寫，用于存儲幅相校正數(shù)據(jù)和測試結果；配置模塊完成Zynq控制器的啟動模式配置；時鐘模塊主要由時鐘管理芯片組成，所需時鐘包括相參時鐘、高速串行接口(GTX)收發(fā)器時鐘和PS端工作時鐘；光電轉換模塊主要由1個四路收發(fā)一體光模塊組成，將板上電信號轉化為外部光信號，實現(xiàn)與DBF的控制接口；電平轉換模塊主要由電壓轉換芯片和差分信號驅動器組成，實現(xiàn)外部信號與板內信號的互聯(lián)互通；遠程調試模塊將調試信號轉換成差分信號，并經(jīng)光電通信設備連接到機柜中，當雷達旋轉和發(fā)射時也能對系統(tǒng)進行調試；電源模塊將外部輸入的12 V電源轉成陣面控制系統(tǒng)工作所需的5 V、3.3 V、2.5 V、1.8 V、1 V等電平，由開關電源電路和線性電源、電路組成。

3 主要功能單元設計

3.1 UDP通信單元

PS端使用輕量化通信協(xié)議(LwIP)實現(xiàn)與顯控臺的UDP通信，LwIP是目前使用最廣泛的用于嵌入式系統(tǒng)的TCP/IP協(xié)議棧，它提供了2套應用編程接口中(API)：基于回調的內部回調接口(RAW API)和順序模型的套接字應用程序接口(SOCKET API)[2]。本設計中使用RAW API，它不需要操作系統(tǒng)支持，且運行效率更高。

使用RAW API實現(xiàn)UDP協(xié)議的流程圖如圖3所示，在主函數(shù)中循環(huán)使用xemacif_input()函數(shù)接收以太網(wǎng)數(shù)據(jù)包前，需要完成LwIP的初始化設置，包括配置IP地址、網(wǎng)絡掩碼、物理地址，調用lwip()函數(shù)初始化各變量及模塊，使用xemac_add()函數(shù)添加網(wǎng)絡接口，綁定本地端口號，注冊回調函數(shù)。

圖3 使用RAW API實現(xiàn)UDP協(xié)議工作流程圖

3.2 雷達定時器單元

雷達定時器用于產(chǎn)生觸發(fā)脈沖控制陣面其他模塊同步工作，陣面需要工作在探測模式、監(jiān)測模式和訓練模式，在不同的工作模式下雷達定時器輸出不同的脈沖序列。探測模式是陣面的作戰(zhàn)工作模式，陣面發(fā)射脈沖信號，接收目標回波信號；監(jiān)測模式包括近場測試和內監(jiān)測，近場測試時使用近場測試系統(tǒng)的測試探頭接收或發(fā)出信號，內監(jiān)測時，信號不經(jīng)過空間輻射，直接在陣面內部經(jīng)耦合器形成回路，監(jiān)測模式下要求頻合器輸出點頻信號，且在DBF采樣波門內都存在激勵信號；訓練模式為雷達系統(tǒng)整架聯(lián)調提供有效的調試手段，便于檢查整機工作過程和各個子系統(tǒng)的功能是否完善，訓練模式使用監(jiān)測模式下的接收內監(jiān)測回路，但要求頻合器在不同的時間點產(chǎn)生激勵信號來模擬不同目標距離點的回波信號。不同工作模式下的脈沖輸出示意圖如圖4所示，其中實線是探測模式下脈沖輸出，虛線為其他工作模式下需要改變的脈沖輸出情況。

圖4 不同工作模式下脈沖輸出示意圖

為了兼容不同工作模式，雷達定時器單元必須可配置，并根據(jù)系統(tǒng)要求，在每個雷達重頻結束后更新下一個重頻周期的定時器參數(shù)。單元設計時，將工作模式、主脈沖寬度、補盲脈沖寬度、掩護脈沖寬度、重頻寬度、采樣波門等作為輸入變量，并僅在每個重頻結束時更新參數(shù)信息。雷達定時器單元使用有限狀態(tài)機實現(xiàn)各個脈沖信號的控制輸出，每個狀態(tài)的跳轉由輸入的脈沖寬度信息通過計數(shù)器決定。

3.3 陣面配相解算單元

對于一維相掃三坐標雷達，采用俯仰方向相位掃描、方位上機械掃描的方式。如圖5所示，平面陣列天線安裝在y，z平面上，該天線由多個上下排列的水平子天線陣組成，構成一個在垂直方向上沿z軸排列的線陣[3]。該線陣共有M個單元，各單元之間的間距為d，當俯仰波束指向θ時，第m個單元(m=0,1，…，M-1)的波束控制碼C(m)為：

圖5 一維相掃三坐標雷達天線示意圖

式中:K為數(shù)字移相器的計算位數(shù)；c為光速。

陣面配相解算單元的輸入變量為俯仰角θ和工作頻率f，輸出變量為計算出的移相碼。根據(jù)波束控制碼計算公式可知，每個線陣的波束控制增量一致，區(qū)別在于每個線陣的位置系數(shù)，因此首先計算波束控制增量β。式(1)中c為常量，d由天線單元距離決定，K為移相器位數(shù)，因此2K·d/c是陣面的固有常量，β的計算由1次三角函數(shù)運算和2次乘法運算完成。三角函數(shù)運算由查表法實現(xiàn)，只需要3個時鐘周期就能得到計算結果，相較于使用CORDIC IP，耗費時間更短；乘法運算調用乘法器的IP核實現(xiàn)。計算時考慮到最小波束躍度由移相器位數(shù)決定，為了達到系統(tǒng)的最小躍度指標，必須采用虛位技術，擴充移相器位數(shù)。目前常用的移相器位數(shù)通常為6位，計算時擴充到12位，該值計算所得的最小躍度遠超指標要求，但考慮到不同設備間的功能單元通用性，采用12位的虛位計算，可滿足大多數(shù)陣面的波束控制碼計算要求。得到β后計算各個線陣的波束控制碼，各線陣的坐標由查表法得到，在時鐘驅動下，依次流水產(chǎn)生32個線陣的坐標值，坐標值與β相乘即得到各線陣的波束控制值，該值是在虛位技術下的計算結果，最后還應根據(jù)實際移相器位數(shù)計算出移相碼。陣面配相解算單元計算得到的移相碼是初步移相碼，實際工作時，還需要根據(jù)是否要進行波束展寬，查找波束展寬相位表，再根據(jù)幅相校正表，查找實際工作移相碼。

4 系統(tǒng)實現(xiàn)與仿真

不同工作模式下的定時器時序圖如圖6所示，tr_pulse是TR組件的收發(fā)脈沖，ph_pulse是頻合器的波形產(chǎn)生脈沖，sp_pulse是DBF的采樣脈沖。

圖6 不同工作模式下定時器時序圖

使用FPGA完成波束控制碼計算的時序圖如圖7所示，該圖計算了當俯仰波束指向angle_el為10°、工作頻率freq_mhz為9 GHz時，32個線陣單元的波束控制碼，以第32個線陣單元為位置參考零點，計算出的32個移相碼tdata_pcode分別為0x1B、0x16、0x11、……、0x05、0x00。

5 結束語

本文介紹了一種小型化相控陣雷達主控系統(tǒng)的設計方法，說明了系統(tǒng)設計思路，根據(jù)功能劃分設計控制器片內互聯(lián)結構，闡述主要功能單元的設計方法，包括UDP通信單元、雷達定時器單元和陣面配相解算單元，以及相關功能單元的仿真結果。

基于該設計的陣面主控系統(tǒng)目前已運用于某車載平臺搜跟一體有源相控陣面及某無人船平臺一維有源相控陣面中。實際工程應用結果表明，該陣面主控系統(tǒng)具有小型化、高集成、易擴展、高性能等優(yōu)點，可靈活應用于各種相控陣雷達中。