基于DSP+FPGA的伺服系統應用

李興紅，張聆玲，楊 琴

(成都理工大學工程技術學院，四川 成都 614007)

1 引言

計算機技術的快速發展，在控制領域也得到廣泛應用，其中典型的有光電經緯儀等設備。為了提高光電經緯儀的快速跟蹤及精度等參數，越來越多的復雜實時算法被應用到伺服控制系統當中，這就要求伺服控制器要在有限的時間內完成大量的運算，即將計算機與伺服控制系統相結合，在伺服系統中利用計算機來完成系統校正，使系統更加智能化。目前用于經緯儀伺服系統的控制器基本是采用PC/104結構的工控機[1]，因此只有不斷地疊加不同功能的板卡才能組成實際應用的伺服控制器，這不僅造成控制系統體積的增加，而且可靠性也隨之降低。鑒于此，系統設計了一套基于DSP+FPGA的伺服控制器應用于經緯儀伺服控制系統，并對伺服系統進行了控制，將多種控制算法嵌入到控制器中，不斷修正直至控制效果達到隨動系統所要求的指標。

2 伺服控制系統硬件設計

伺服跟蹤系統其作用是按照指令分別驅動垂直軸作方位方向、水平軸做俯仰方向的復合運動，使各傳感器的光軸連續地穩定的跟蹤空中飛行目標，以保證攝影、攝像和測量等控制操作的進行。而光電經緯儀中的伺服系統主要完成精密跟蹤任務，它主要是根據雷達、中心機、理論彈道等數據的引導完成實時跟蹤[2]，還可以根據電視測量系統提供的脫靶量進行精密跟蹤。

本系統所設計的伺服控制器拋棄原有的PC104結構，改用功能全、速度快的TI公司的TMS320LF2812[3]芯片作為核控制芯片，外圍電路主要包括：核心最小系統電路、FPGA邏輯控制、存儲器擴展、通訊擴展、AD采樣、液晶顯示、整形延時等，其結構框圖如圖1所示，即采用以DSP+FPGA為基礎的思想來實現伺服控制系統的硬件設計，從而實現被控對象的全數字化控制。

圖1 伺服控制系統組成

2.1 核控制最小系統電路

系統伺服控制器的核控制芯片，自身是低電壓供電(3.3V外設、1.8V內核)，故選用TI公司LDO芯片TPS767D318[4]為DSP供電；由于自身是低電平復位，系統選用MAX6825為其復位；選用CO48-30M作為系統時鐘；為了剔除每次修改控制程序后必須對Flash EPROM進行擦除和寫入所帶來的不便，系統選用CYPRESS公司的CY7C1041CV33的CMOS靜態RAM作為外擴存儲器。

目前經緯儀上伺服控制的接口板主要是利用FPGA直接產生方位、高低傳動控制的PWM波及控制狀態，PWM波及方向控制信號經光電隔離和預放大后輸出至功率放大器輸入端；同時該計算機實時完成伺服控制、與經緯儀各分系統通過串口進行信息交換及數據與狀態采集等工作；配以相應的接口，實現運算和控制功能。本系統中的接口全部都是在FPGA中實現，系統使用ALTERA公司的邏輯控制芯片EPM7512對輸入的信號進行合理的分配，減小系統體積，方便接口更改。

圖2 擴展RAM的接口邏輯分配

2.2 通訊及整形模塊

系統的核心CPU含2個SCI[5]通訊口，當CUP與其它多外設之間通訊時就受到通訊口被占用的限制，因此，利用TL16C554將DSP擴展成多串口的CPU來解決上述問題。同時為了便于在PC機上調試，系統擴展了一個RS-232標準接口，其余為RS-422標準接口，圖3用示波器顯示RS422通訊口的發送后的差分數據。

圖3 示波器RS422通訊口的發送后的差分數據

為了對外部進入DSP的某些存在尖峰信號或特殊信號加以整形和延時，系統采用了集成單穩態觸發器74LS123芯片來完成。

2.3 檢測單元

電機速度的反饋與控制是隨動控制系統中重要的內容，本系統本系統中采用德國KUBLER 微型增量型編碼器8.5868.120R.3112.Y027[6](供電電壓5V，6000線，啟動轉矩<0.01Nm)完成速度及位置的反饋檢測。

3 控制算法的選擇及校正

現代自動化設備為了完成運動控制大多是閉環系統，經緯儀的伺服系統由高低和方位兩個控制系統組成，它們的基本結構相同，由速度回路和位置回路組成雙閉環單輸入單輸出位置隨動系統[7]，如圖4所示。系統中的速度回路由電機及負載、編碼器、功放等組成，同時包含速度負反饋及速度校正環節；位置回路由位置負反饋、位置校正環節及等效為一階慣性環節后的速度回路構成。硬件采用高速全數字控制，此處的執行機構采用直流力矩電機。

圖4 跟蹤伺服控制系統原理框圖

受PWM波驅動的電機控制光學跟蹤架轉動，從而達到快速準確的跟蹤目標，由于電機給定17.7V，通過測定輸出5.3V，則放大倍數K≈3.34，由飛升曲線法得到機電時間常數Tm≈0.148。系統對最大角速度對max=60°/s、最大角加速度amax=35°/s2的等效正弦運動目標θi=103Sin0.58t進行跟蹤校正。

系統的直流力矩電機屬于有自平衡對象，故控制算法采用如下3種方法：①遇限削弱積分和微分先行的PID改進校正。②速度和加速度的滯后補償校正。③帶二維模糊控制器的校正。

3.1 遇限削弱積分和微分先行的PID改進校正

系統首先采用遇限削弱積分和微分先行進行PID改進校正[8]，將控制算法程序嵌入到系統設計的DSP+FPGA伺服控制器中，其流程圖如圖5所示。

圖5 系統遇限削弱積分和微分先行進行PID改進校正流程

系統采用編碼器做為系統的反饋裝置。當電機轉速為0.25 r/min，采用遇限削弱積分和微分先行進行PID改進校正的響應如圖7所示，系統的跟蹤誤差如圖8所示，從圖7中可以看出，該校正方法超調σ%=28%，調節時間ts=0.85s，此時系統的動態性能較好，但跟蹤精度較差。

圖6 加二維模糊控制器的光電伺服系統的仿真模型

圖7 不同校正方法的階躍響應

3.2 速度和加速度滯后補償校正

在常規的速度、位置雙閉環校正的基礎上增添速度滯后補償傳遞函數和加速度滯后補償傳遞函數，其中，速度滯后補償傳遞函數GVB(S)=KVB/(TVBS+1)、加速度滯后補償傳遞函數GAB(S)=KABS/(TABS+1)。系統的跟蹤誤差如圖8所示，從圖7速度和加速度滯后補償的響應可以看出，該校正方法的穩態精度提高，但超調σ%=40%，調節時間ts=0.6s，此時系統的動態性能降低，但同時系統的跟蹤精度有所提高。

3.3 帶二維模糊控制器的校正

系統設計的模糊控制器是雙輸入單輸出型控制器，同時利用經驗歸納法建立非線性控制器的控制規則。光電跟蹤伺服系統由速度環和位置環構成雙環系統，如圖6所示，位置環的模糊控制器和常規線性控制器設計為分段控制，當偏差超過設定值，系統自動進入模糊控制，目的是快速減小偏差。反之進入常規控制器，這樣能夠保持較好的穩態精度。加入二維模糊控制控制器后的響應如圖7所示，跟蹤誤差如圖8所示。

圖8 不同校正方法的跟蹤誤差

從圖7中的二維模糊控制器的階躍響應曲線得出響應曲線可以看出，該校正方法不僅可以提高穩態精度，并且超調σ%=1.7%，調節時間ts=0.18s，此時系統響應快、超調小、精度高的動態性能優于之前的校正方法。

通過采用不同的校正方法，系統的動態性能結果如表1所示。

表1 不同的校正方法的動態性能對比

4 總結

系統拋棄了原有經緯儀跟蹤伺服系統結構，以DSP+FPGA為核心結構，完成系統的軟、硬件設計，實現通訊、采樣、整形等邏輯設計，同時也完成速度、位置等算法控制。整個跟蹤伺服控制所需的各種功能是由DSP+FPGA來實現，減小了目標系統的體積和外部元器件的個數，降低了整個系統的成本，增加了系統的可靠性和快速性。同時各種功能都是通過軟件編程來實現，系統易升級、易擴展、易維護等優點。