通信接收機(jī)的任意采樣率轉(zhuǎn)換方法

熊韜

（廣州海格通信集團(tuán)股份有限公司，廣東廣州，510663）

0 引言

在通信接收機(jī)產(chǎn)品設(shè)計中，AD采樣器件與信號處理器（如FPGA、DSP）的采樣時鐘常常不一致，為保證對AD器件所得的接收采樣信號后續(xù)進(jìn)行有效處理，需對AD采樣信號進(jìn)行采樣率轉(zhuǎn)換至信號處理器的采樣時鐘。

按照數(shù)字信號處理的相關(guān)內(nèi)容可以知道，接收機(jī)采樣率轉(zhuǎn)換分為整數(shù)倍采樣率抽取和非整倍抽取，整數(shù)倍抽取技術(shù)十分成熟，通過多級CIC濾波器和半帶濾波進(jìn)行抽取可完成，而傳統(tǒng)的非整數(shù)倍抽取首先需要將非整數(shù)倍數(shù)轉(zhuǎn)化成分子、分母都可能十分大的分?jǐn)?shù)，然后進(jìn)行分子倍插值以及分母倍抽取。這種方法盡管在理論上可行并取得良好的效果，但在實際中受限于運算量非常大的制約，對器件要求苛刻，無法在工程上得到普遍運用。FARROW[1-5]結(jié)構(gòu)濾波器為解決上述問題能在計算復(fù)雜度做了極大優(yōu)化，但是該方法只在部分小數(shù)倍（如0.1倍，0.9倍）區(qū)間抽取展現(xiàn)較好效果，而在0.5倍抽取附近抽取時效果欠佳，信號的畸變較大。本文在利用矩陣?yán)碚撝械腖U分解的基礎(chǔ)上，利用數(shù)值分析中的三次樣條插值方法，提出了一種計算量較小的任意采樣率轉(zhuǎn)換方法，該方法對于處理時延要求不高的中、低速吞吐量的波形的接收信號的速率轉(zhuǎn)換具有非常好的效果。

1 采樣率轉(zhuǎn)換原理

所謂采樣率轉(zhuǎn)換是指由于實際工程中接收機(jī)AD采樣器件的采樣率fAD與信號處理器件FPGA（或DSP等其他信號處理器件）的采樣時鐘fFPGA經(jīng)常不一致，為保證數(shù)據(jù)能按照FPGA的采樣時鐘進(jìn)行處理需要將AD采樣后的數(shù)據(jù)的采樣率轉(zhuǎn)換成FPGA所需的采樣率。

假設(shè)接收機(jī)AD采樣后的離散信號序列為y1(k)，該序列對應(yīng)期望的采樣率fAD，接收機(jī)采樣速率的轉(zhuǎn)換可以通過如圖1所示信號重構(gòu)后的重采樣模型來描述：

圖1 信號重構(gòu)后的重采樣原理

圖1的基本原理是將離散點x(k)曲線擬合成xa(t)，然后再對連續(xù)曲線按照采樣頻率fFPGA對連續(xù)信號xa(t)進(jìn)行重新采樣，采樣后的序列即為y(m)。對曲線擬合的方法很多，最簡單的是線性插值和拋物線插值，但從保證曲線完整性的角度來看，三次樣條插值的擬合方法效果最好，該方法可通過矩陣?yán)碚摰奶厥馓幚硎沟孟禂?shù)求解的過程運算復(fù)雜度較低。

2 三次樣條插值理論

在工程實踐中，工程師經(jīng)常會用到插值來擬合曲線。最簡單的插值方法便是在相鄰的兩個樣本點之間進(jìn)行線性插值，但是這種擬合的光滑性太差，導(dǎo)致這種插值方法盡管簡單但是擬合誤差較大。通常為了提高擬合曲線的精度，一般都會用三次樣條曲線插值，下面給出簡單的三次樣條插值的敘述。

3 任意采樣率轉(zhuǎn)換方法

4 仿真分析

對上述方法進(jìn)行了數(shù)值仿真，仿真中發(fā)送的信號為載波頻率為 ±3MHz、±1.5MHz、±0.75MHz和 ±0.375MHz的正弦波信號疊加后的信號，接收信號AD器件的采樣率設(shè)置為fAD= 4 0MHz，信號處理器FPGA所需的采樣時鐘設(shè)置為fFPGA= 3 4MHz。經(jīng)過本文所提的采樣率轉(zhuǎn)換方法前后的信號頻譜以及時序圖如圖2、圖3。

圖2 AD采樣信號在小數(shù)倍抽取前后頻譜仿真效果

圖3 AD采樣信號在小數(shù)倍抽取前后時序仿真效果

從仿真效果可以看到，上一節(jié)所提方法得到的抽取信號的時序及頻譜形狀保持接收信號的特性，說明了該方法具備良好可行性。

5 結(jié)束語

本文所提方法在數(shù)值分析中的三次樣條理論基礎(chǔ)上利用Toeplitz矩陣?yán)碚撨M(jìn)行優(yōu)化得到計算量小的采樣率轉(zhuǎn)換方法，該方法能很好保持接收信號的時域及頻域特性，仿真結(jié)果表明轉(zhuǎn)換性能良好。需要說明的是該方法在對速率要求不高的中、低速接收信號能起到很好速率轉(zhuǎn)換的效果，但是對于高速接收信號而言使用該方法還是會造成一定的處理時延，這將是后續(xù)研究的重點。