基于數(shù)字化FMCW無線電高度表微波組件優(yōu)化設(shè)計(jì)

北京青云航空儀表有限公司 雒紅

本文基于數(shù)字化無線電高度表測高功能模塊對(duì)微波組件進(jìn)行改進(jìn)設(shè)計(jì)，實(shí)現(xiàn)產(chǎn)生C波段調(diào)頻連續(xù)波、地面回波信號(hào)變頻、濾波等功能。微波組件作為無線電測高功能模塊的心臟，需要產(chǎn)生質(zhì)量良好的差頻信號(hào)供處理器進(jìn)行數(shù)據(jù)分析，提高系統(tǒng)測高精度。

無線電高度表的主要功能是實(shí)現(xiàn)飛行器相對(duì)于大地表面垂直高度的測量，并對(duì)外提供符合精度要求的高度數(shù)據(jù)。無線電高度表發(fā)射信號(hào)的形式不同，系統(tǒng)的測高原理和相關(guān)的信號(hào)處理方法也不同，總體來說，發(fā)射信號(hào)可以分為連續(xù)波形式和脈沖形式兩大類。FMCW（Frequency Modulated Continuous Wave）高度表。該體制無線電高度表具有測量精度高、體積小、重量輕、發(fā)射功率小等優(yōu)點(diǎn)。隨著科技的進(jìn)步，傳統(tǒng)的模擬體制的無線電高度表不僅造成設(shè)備本身體積大，重量重，測量精度低，而且也很難與其他系統(tǒng)集成綜合，所以急需一種數(shù)字化無線電高度表以解決這一問題[1]。

數(shù)字化無線電高度表由無線電高度表模塊、無線電高度表接收天線和無線電高度表發(fā)射天線組成，無線電高度表模塊由微波組件和信號(hào)處理組件組成。微波組件功能為向地面發(fā)射信號(hào)并與回波信號(hào)產(chǎn)生差頻、對(duì)差頻信號(hào)進(jìn)行濾波等功能，并輸出給處理單元進(jìn)行數(shù)據(jù)分析、高度解算，微波組件處理信號(hào)的質(zhì)量在測高系統(tǒng)中至關(guān)重要。本文介紹一種基于數(shù)字化FMCW無線電高度表微波組件改進(jìn)設(shè)計(jì)，集成DDS合成器、數(shù)控衰減器、開關(guān)濾波器等多功能微波組件，并具備體積小、重量輕、高線性、高抗干擾性等優(yōu)點(diǎn)。

1 無線電測高系統(tǒng)對(duì)微波組件指標(biāo)要求

1.1 功能要求

(1)將線性調(diào)頻搬移到C波段信號(hào)；(2)將C波段信號(hào)下變到10～200KHz中頻；(3)發(fā)射通道功率可控、接收通道增益可控。

1.2 性能要求

(1)輸出射頻信號(hào)：4225MHz～4375MHz；(2)輸出信號(hào)帶寬：150MHz；(3)輸出信號(hào)功率：25±1dBm；(4)DDS頻率分辨率：＜10Hz；(5)視頻信號(hào)輸出頻率：10K-200KHz；(6)視頻信號(hào)SFDR：≤-42dBc；(7)通道電壓增益：71dB±2dB；(8)噪聲系數(shù)：5dB。

2 方案設(shè)計(jì)

2.1 工作原理

基于FMCW高度表的微波組件工作原理為：

采用DDS產(chǎn)生調(diào)制周期T的線性調(diào)頻信號(hào)，即發(fā)射信號(hào)的頻率是隨時(shí)間變化的函數(shù)，經(jīng)頻譜搬移到C波段，通過發(fā)射天線輻射等幅調(diào)頻波；回波信號(hào)延遲一段時(shí)間后仍滿足該時(shí)間函數(shù)，經(jīng)地面反射后的回波信號(hào)被接收通道接收，微波組件將接收到的回波信號(hào)與同一時(shí)刻的發(fā)射信號(hào)進(jìn)行混頻處理，再將混頻后的信號(hào)經(jīng)過帶通濾波后，便得到了差拍信號(hào)fb；該信號(hào)經(jīng)放大器放大、濾波，送到信號(hào)處理單元，測出差拍頻率值，則相當(dāng)于測出了延遲時(shí)間，從而求得高度；根據(jù)不同高度變化，空間衰減量也不同，為保證得到有效不失真的差頻信號(hào)，還需要通過控制發(fā)射功率、接收增益的方法，合理設(shè)計(jì)測高靈敏度，保證測高精度。如圖1所示為數(shù)字化微波組件測高原理。

圖1 數(shù)字化微波組件原理框圖Fig.1 Schematic block diagram of digital microwave module

2.2 調(diào)頻連續(xù)波產(chǎn)生

對(duì)于發(fā)射調(diào)頻信號(hào)的產(chǎn)生，目前主要有模擬VCO、PLL+VCO、FPGA(DDS核)+D/A、DDS芯片這四種方式。

(1)模擬VCO方式，這種方案用在早期的產(chǎn)品設(shè)計(jì)中，存在波形線性度質(zhì)量不好的問題；

(2)PLL芯片+VCO方式，應(yīng)用于雷達(dá)產(chǎn)品較多，主要缺點(diǎn)是PLL芯片方式是個(gè)閉環(huán)控制，頻率的改變需要經(jīng)歷一個(gè)鎖定過程，導(dǎo)致跳頻間隔時(shí)間較大，即頻率不能捷變，適合于頻率慢變化應(yīng)用，特別不能滿足高度表在接近零高度工作時(shí)需要快速發(fā)射大斜率信號(hào)；

(3)FPGA+D/A的方式產(chǎn)生線性調(diào)頻信號(hào)，D/A的工作頻率為1GHz，對(duì)于處理單元設(shè)計(jì)質(zhì)量要求很高。一方面1GHz高速D/A工作容易產(chǎn)品干擾信號(hào)，對(duì)IO接口的通訊不利；另一方面FPGA控制產(chǎn)生的高速D/A信號(hào)質(zhì)量不佳。總之，此種設(shè)計(jì)方案，會(huì)帶來處理單元的工作穩(wěn)定性不好；

(4)本方案設(shè)計(jì)綜合考慮，采用內(nèi)含14位DAC的DDS專用芯片產(chǎn)生調(diào)頻信號(hào)，同時(shí)為了避免板間傳輸對(duì)中頻信號(hào)質(zhì)量的影響，保證發(fā)射信號(hào)質(zhì)量良好的一致性及穩(wěn)定性，將DDS專用芯片置于收發(fā)單元中，處理單元通過控制接口完成信號(hào)交聯(lián)。該DDS專用芯片具有頻率分辨率高、頻率切換速度快、相位噪聲低等優(yōu)點(diǎn)，相對(duì)于FPGA+D/A的方式可以有效降低處理單元工作頻率，降低FPGA功耗以及對(duì)處理單元信號(hào)質(zhì)量完整性的要求，有利于提高信號(hào)質(zhì)量，可滿足系統(tǒng)使用。

2.3 DDS設(shè)計(jì)

處理單元在采集差頻信號(hào)時(shí)，采用CZT法測頻，可避免出現(xiàn)“柵欄效應(yīng)”，系統(tǒng)測高方案中，設(shè)計(jì)CZT頻率分辨率為△fb0.0097KHz， 1500m處的測高精度為0.6m，為保證系統(tǒng)測高精度，需選擇分辨率小于10Hz的DDS。

DDS內(nèi)含14位DAC，支持線性調(diào)頻功能，模擬頻率輸出可到400MHz，頻率最小分辨率為0.23Hz，可滿足系統(tǒng)使用。

DDS采用外部1GHz時(shí)鐘參考源（1GHz時(shí)鐘信號(hào)由10MHz時(shí)鐘信號(hào)鎖相生成），受控產(chǎn)生150～300MHz的線性調(diào)頻信號(hào)；最小跳變時(shí)間為4ns；可采用SPI和并口通訊方式進(jìn)行內(nèi) 部寄存器的設(shè)置，SPI通訊速率可到70Mbps，支持并口時(shí)鐘可到250MHz；線性調(diào)頻有DRG模式和RAM模式，DRG模式可設(shè)置為固定斜率鋸齒波，RAM模式可設(shè)置為連續(xù)執(zhí)行幾種不同斜率的鋸齒波[2]。

DDS控制器模塊完成對(duì)發(fā)射信號(hào)的實(shí)時(shí)調(diào)控，在定時(shí)模塊配合下，為了增強(qiáng)抗干擾特性，在跟蹤模式時(shí)在定時(shí)模塊配合下，需要對(duì)發(fā)射周期的間隔以隨機(jī)調(diào)整，定時(shí)模塊和DDS模塊的工作時(shí)序如圖2所示。

圖2 DDS控制器工作時(shí)序圖Fig.2 Working sequence diagram of DDS controller

2.4 中頻頻率設(shè)計(jì)

原設(shè)計(jì)采用FPGA控制D/A輸出中頻頻率為(225～375)MHz線性調(diào)頻信號(hào)，后更改為控制DDS輸出中頻頻率為(150～300)MHz線性調(diào)頻信號(hào)。DDS數(shù)字化實(shí)現(xiàn)的固有特點(diǎn)而產(chǎn)生的雜波響應(yīng)，由于DDS采用石英晶體振蕩器作為它的參考激勵(lì)源，輸出的頻率的同時(shí)，其中fc為參考激勵(lì)源，還會(huì)產(chǎn)生雜散信號(hào)f''=fc-f0等，如果選擇輸出中頻信號(hào)（225～375）MHz頻率，那必然會(huì)產(chǎn)生帶內(nèi)雜散，無法濾除，經(jīng)計(jì)算，應(yīng)設(shè)置DDS產(chǎn)生(150～300)MHz中頻信號(hào)，經(jīng)過帶通濾波器后，可有效濾除DDS產(chǎn)生的雜散信號(hào)。DDS在輸出信號(hào)150～300MHz范圍內(nèi)雜波抑制可滿足55dBc。實(shí)際測試評(píng)估如圖3所示。

圖3 DDS輸出雜散測試Fig.3 DDS output spurious test

由上圖可知DDS在出150MHz頻率時(shí)其諧波300MHz落在帶內(nèi)抑制有56.33dBc。

2.5 抗干擾設(shè)計(jì)

干擾信號(hào)分為內(nèi)部干擾以及外部干擾，為了提高系統(tǒng)的抗干擾性，射頻前端的帶通濾波器必不可少，抑制外來干擾的同時(shí)，也要考慮組件內(nèi) 部由于混頻、放大器件產(chǎn)生的內(nèi) 部干擾。經(jīng)分析計(jì)算，微波組件內(nèi)部產(chǎn)生的干擾信號(hào)有：

(1)由于混頻器非線性特性產(chǎn)生的高次諧波；

(2)每個(gè)調(diào)制周期開始與結(jié)束時(shí)產(chǎn)生階躍信號(hào)與振鈴：階躍信號(hào)的產(chǎn)生是由于信號(hào)突變引起，由于DDS產(chǎn)生調(diào)制鋸齒波調(diào)制信號(hào)，因此每個(gè)調(diào)制周期開始與結(jié)束時(shí)都會(huì)產(chǎn)生，當(dāng)每一個(gè)調(diào)制周期結(jié)束時(shí)，接收本振從有到無，導(dǎo)致不會(huì)混頻出濾波器帶內(nèi)的中頻信號(hào)，因此產(chǎn)生階躍響應(yīng)，同理當(dāng)每一個(gè)調(diào)制周期開始時(shí)也會(huì)產(chǎn)生階躍響應(yīng)，信號(hào)頻率為由于系統(tǒng)設(shè)置調(diào)制周期為220us，休止期為200us，所以產(chǎn)生的階躍信號(hào)頻率約2.5kHz。

綜合考慮上述雜散，鏈路設(shè)計(jì)時(shí)，需要對(duì)上述雜散信號(hào)進(jìn)行衰減抑制，方式如下：

(1)混頻器產(chǎn)生的高次諧波雜散，可在發(fā)射鏈路中設(shè)計(jì)帶通濾波器；射頻濾波器主要種類有腔體濾波器、微帶線濾波器、LC集總元件濾波器、聲表濾波器、介質(zhì)濾波器。腔體濾波器功率容量最大，插入損耗低、Q值高、穩(wěn)定性好等優(yōu)點(diǎn)；聲表濾波器體積小、通頻帶窄、重量輕等優(yōu)點(diǎn)，但延時(shí)較大；介質(zhì)濾波器體積小，Q值高、通頻帶窄等優(yōu)點(diǎn)，但存在高次寄生通帶。

本方案選用微帶濾波器，具有體積小、成本低等優(yōu)點(diǎn)，通過仿真軟件進(jìn)行設(shè)計(jì)，能夠有效抑制混頻后產(chǎn)生的雜散干擾信號(hào)。指標(biāo)參數(shù)如下：

帶內(nèi)插損：≤3.0max.

帶內(nèi)波動(dòng)：1.0max.

輸入/輸出阻抗：50Ω

阻帶衰減：38 dB min.@ fo ±225MHz

63 dB min.@ 3775～3925 MHz

60 dB min.@ 4775～4925 MHz

(2)接收鏈路產(chǎn)生的階躍信號(hào)由于頻率較低，根據(jù)系統(tǒng)測高原理可知，低高度下，對(duì)應(yīng)的差頻頻率較低，階躍信號(hào)產(chǎn)生的低頻雜散將影響測高精度，需要采取開關(guān)濾波的方法。當(dāng)飛機(jī)處于10m以下高度時(shí)，開啟通道1，濾除10kHz以下低頻雜散；當(dāng)飛機(jī)高于10m高度時(shí)，開啟通道2，工作原理如圖4所示。其中通道2設(shè)計(jì)有20-200kHz有源帶通濾波器，頻譜特性如圖5所示。

圖4 開關(guān)濾波器原理圖Fig.4 Schematic diagram of switching filter

圖5 20-200kHz帶通濾波器仿真圖Fig.5 20-200kHz bandpass filter simulation diagram

3 總結(jié)

該方案設(shè)計(jì)滿足系統(tǒng)功能及性能指標(biāo)，方案設(shè)計(jì)從如何提高信號(hào)質(zhì)量方面入手，對(duì)微波組件進(jìn)行合理功能性能分析，確保組件的可靠性；各功能單元之間相互隔離，防止射頻信號(hào)相互串?dāng)_；將DDS置于微波組件內(nèi)設(shè)計(jì)，減少信號(hào)連接通信干擾，降低了處理單元的工作頻率，提高系統(tǒng)信號(hào)穩(wěn)定性。