TFT-LCD中電容對公共電壓的影響

邱鑫茂， 王巧妮， 劉娜妮， 劉 耀， 王寶強， 謝 鑫， 涂婷婷

(福州京東方光電科技有限公司,福建 福州350300)

1 引 言

薄膜晶體管有源矩陣液晶顯示(TFT-AMLCD)技術具有龐大的產業規模。隨著顯示技術的發展以及市場差異化需求，大尺寸、高PPI、窄邊框、高刷新率是目前高端顯示屏的特征[1-3]。高端顯示屏需求者對殘像、殘影的容忍度幾乎為零。

目前多數殘像評價是采用“黑白棋盤格點燈后在灰階畫面觀察判定等級”進行的。殘像的形成與棋盤格畫面所需的驅動電壓直接相關，棋盤格畫面產生的殘像一定是棋盤格形狀。

顯示屏進入市場前，開發階段調試是重要環節。調研發現[4-6]：常見的極性反轉驅動、像素預充電和面板內公共電壓(Common Voltage，VCom)補償調整無法完全消除殘像。公共電壓作為像素電壓的基準電壓，分布于整個面板，像素的亮暗取決于像素電壓和公共電壓的壓差。公共電壓通常采用直流驅動的方式，公共電壓的穩定是確保顯示畫質的重要因素[7]。

棋盤格線殘像產生原因主要為：黑白格邊界處像素充電時間不足和公共電壓負向波動，導致像素電壓相對于公共電壓正負幀不對稱，使液晶產生極化，切換到灰階畫面表現為殘像。

目前畫面數據驅動IC輸出的數據電壓(Data Voltage，VData)對公共電壓的影響本身未得到深入研究。數據電壓和公共電壓各自相連的金屬導線與薄膜導電材料氧化銦錫(In2O3∶SnO2，ITO)形成電容(CDC)。本文分析了數據電壓通過CDC耦合公共電壓產生畸變(Distortion)的過程、產生線殘像原因和提供畸變弱化方法，為線殘像的改善提供了分析方法和理論依據。

2 數據電壓與公共電壓間電容

2.1 電容CDC分析模型

本文分析面板在開發階段的評價過程中出現線殘像問題，希望從CDC的角度進行分析研究。在產品實物制作前的CDC電容值是模擬得到的，且為固定值；采用平板電容簡單模型計算(C=εrε0S/r)，其電容的面積(數據電壓與公共電壓金屬導線交疊面積)、電容間介質介電常數和距離為固定值。通過分析研究，面板工作狀態的CDC有效電容其實受到TFT開關、柵極電壓、公共電壓及數據電壓影響。

為更好地理解電容CDC組成，現對其陣列(Array)形貌描述如圖1所示。該圖為聚焦離子束(FIB)設備掃描得到表面和截面。從表面圖可以看到公共電壓電極ITO薄膜為條狀分布。從截面圖可以看到數據電壓導線(Data-Line)和像素電極ITO薄膜(Pixel-ITO)位于公共電極ITO 薄膜(Com-ITO)下方。Data-Line與Com-ITO形成電容(C0)，介質為SiNx絕緣層(PVX)和有機膜(ORG)。Pixel-ITO與條狀Com-ITO形成驅動液晶偏轉的存儲電容(Cst)，介質為PVX。TFT起Data-Line與Pixel-ITO之間連接開關的作用，對于此樣品，TFT上方無COM-ITO。若TFT上方存在Com-ITO，Com-ITO與TFT的漏極(Drain)及有源層(Active)將形成電容(CTFT)，介質為PVX+ORG。Com-ITO與底層柵極(Gate)對TFT形成“上下雙柵極結構”，TFT工作狀態同時受到雙柵影響，同時CTFT也隨雙柵電壓變化而變化。對于非有機膜設計方案，C0和CTFT的介質僅為SiNx絕緣層。

圖1 陣列設計及電容CDC構成Fig.1 Diagram of array design and CDC composed

如圖2所示，為便于分析電容CDC，將其簡化為等效電路模型。C0和Cst為定值。TFT溝道有源層載流子隨柵極電壓變化，TFT層與Com-ITO形成電容 (CTFT)的有效面積變化，電容值隨之改變。本樣品因為TFT上方無Com-ITO，所以CTFT始終為0。等效電路中，C0和Cst通過RTFT并聯。當TFT的柵極電壓和數據電壓變化時，TFT電流通過能力發生變化，等同于RTFT阻值變化。TFT完全關閉時，RTFT趨近于無窮大，CDC為最小值等于C0；當TFT完全打開時，RTFT趨近于0，CDC為最大值，等于C0+Cst。也就是說，電容將隨著TFT電流通過能力而變化。

圖2 CDC等效電路Fig.2 Equivalent circuit of CDC

2.2 電容CDC測量

在CDC電容等效模型中將TFT當作等效電阻。在不同柵極電壓下TFT電導通能力由圖3IDS-VGD曲線表示。圖中VGD(柵極和數據電壓壓差)為-5 V時，IDS為3.5×10-11A，TFT接近完全關閉，RTFT為高阻態。VGD從-5 V增加到20 V，TFT逐漸接近完全開啟狀態。通過觀察實際顯示效果VGD為15～20 V時，即可滿足像素正常充放電，可認為RTFT接近低阻態。

圖3 TFT IDS-VGD特性曲線Fig.3 Characteristic of TFT’s IDS-VGD curve

圖4為CDC隨VDC(數據電壓與公共電壓壓差) 變化測試結果。圖中TFT切除時測試得到的電容值為最小值(55 fF)，即C0。當柵極電壓為-5 V時，隨著VDC增大，對應TFT工作狀態在圖3曲線中左移(即VGD減小，TFT傾向于關閉)，CDC從210 fF減小至55 fF。同樣地，當柵極電壓為20 V，在VDC小于-10 V時，CDC可達到最大值(530 fF) ，即C0+Cst。隨著VDC增大，對應TFT工作狀態在圖3曲線中左移，CDC減小至370 fF。

根據TFT-LCD像素掃描方式，在顯示任一時刻絕大多數TFT處于關閉狀態，因此后文CDC采用柵極電壓為-5 V對應曲線進行描述。

圖4 單像素CDC隨數據電壓/公共電壓壓差變化Fig.4 CDC changes with the voltage difference between data and common voltage

3 電容CDC對公共電壓畸變的影響

3.1 畸變的測量方法

棋盤格(7×5)為液晶顯示行業通用的殘像評價畫面。為分析解決顯示棋盤格帶來的殘像不良，將在棋盤格畫面測量公共電壓的畸變。面板驅動電壓采用“列正負幀反轉”模式(其相鄰兩列數據電壓極性相反)，圖5所示為棋盤格畫面及數據電壓示意圖，在此畫面下測量公共電壓受數據電壓轉換的影響程度。通常在面板遠端設置公共電壓反饋金屬線，并通過FFC排線連接至PCB，作為屏內公共電壓的監測點。將監測反饋的信號與公共電壓設定值進行比較后實時反向補償，達到穩定公共電壓的目的。

通常面板內公共電壓補償點和反饋點的分布數量有限，分布于面板周邊區域；同時傳輸補償電壓的金屬線線寬窄(特別是窄邊寬產品)、電阻較大。因此面板內公共電壓的各個區域的畸變，無法通過補償達到完全均一。

圖5 (a) 棋盤格畫面及數據電壓的金屬線；(b) 數據電壓轉換及對應公共電壓畸變。Fig.5 (a) Chessboard pattern and the metal line of data voltage；(b) Data voltage conversion and corresponding common voltage distortion.

如圖6所示，利用示波器抓取公共電壓變化的波形。在7×5棋盤格下，沿著數據電壓示意線(圖5)，“黑格→白格”時刻公共電壓畸變量為-0.32 V，“白格→黑格”時刻公共電壓畸變量為-0.24 V，恢復時間約為0.5 μs，部分產品的恢復時間達到10～30 μs。可以看出畸變量均為負值，奇偶列相反極性的數據電壓轉換對公共電壓的影響無法抵消。

圖6 棋盤格轉換對應公共電壓畸變。(a)黑格轉白格；(b)白格轉黑格。Fig.6 Distortion ofcommon voltage for the conversion of checkerboard pattern; (a) Black to white; (b) White to black.

3.2 公共電壓畸變量與線殘像

如圖7所示，以黑格轉白格為例進行描述，正幀時受到公共電壓向下畸變的影響，TFT的柵極電壓關閉前正幀的像素電壓和公共電壓壓差增大，存儲電容存儲的正電荷(Q=CU)也增大[8]；負幀時，像素與公共電壓壓差絕對值減小，存儲的負電荷減小。同理，白格轉黑格時受公共電壓畸變量影響，黑格的正負幀的存儲電荷傾向于正電荷。因此在正負幀周期內存在明顯的正向偏壓，并對液晶產生極化。線殘像程度與公共電壓畸變量及恢復時間呈正相關，數值越大、恢復時間越長，殘像的線寬度越寬。對于UHD/60 Hz顯示屏來說，1 H時間為7.6 μs，當恢復時間為30 μs時，殘像線寬約為4行。因為線殘像具有局部區域性，難以通過電路調制完全改善。

圖7 正負幀像素儲存電荷示意圖Fig.7 Diagram of stored charge of positive and negative frame pixels

3.3 公共電壓畸變為負值的原因

為了抵消持續正幀或者負幀造成的液晶極化，現有設計均采用正負幀交替驅動液晶。同時受到數據驅動IC限制，奇偶列數據電壓同一時間正負極性相反。然而在前面的測試分析中，正常點屏在棋盤格畫面測試得到公共電壓畸變量始終為負值，正負幀及奇偶列無法抵消。接下來將分別測試奇列或者偶列的正幀和負幀分別驅動時數據電壓轉換對公共電壓的耦合。

棋盤格畫面中同一行不同列對應的數據同時有黑格和白格信號。在同一時間的數據電壓轉換時既有黑格轉白格，也有白格轉黑格。為了同一時間測試得到的公共電壓畸變量為較大值以減小測試誤差，如圖8所示進行數據信號設置。一幀時間內偶數列為黑白黑數據信號，奇數列數據電壓為黑點電壓，同時使同一行的數據電壓相同，形成的圖案表現為黑灰黑條狀(樣品面板采用“Z-反轉”像素分布結構，中間區域在該數據電壓設置時微觀表現為1 dot，宏觀上為灰色)。同理，如圖9所示，進行“黑白黑條”數據電壓及其畫面設置。

圖8 (a)黑灰黑條畫面;(b)黑灰黑條畫面的數據電壓。Fig.8 (a) Black-gray-black block pattern;(b) Data voltage for black-gray-black block pattern.

圖9 (a)黑白黑條畫面；(b)黑白黑條及其數據電壓。Fig.9 (a) Black-white-black block pattern；(b) Data voltage for black-white-black block pattern.

下面進行上述畫面數據電壓耦合公共電壓產生畸變的測量及分析。表1給出黑灰黑條畫面的公共電壓畸變值、數據電壓、公共電壓及其壓差(VDC)，數據電壓轉換時間 (TData)越短，跳變越快。對照圖4，表1給出不同VDC下的CDC變化趨勢。畸變量描述如下：正幀時，將黑→灰變化時公共電壓畸變量命名為a，幅值為+2.04 V；“灰→黑”畸變量命名為b，幅值為-1.96 V。類似地，負幀時“黑→灰”畸變量命名為c，幅值為-2.66 V；“灰→黑”畸變量命名d，幅值為+2.36 V。

分別與數據電壓和公共電壓相接的導體形成的電容CDC符合一般電容的“阻直流通交流”的特性(圖10)，利用式(1)[9]進行畸變量數值差異的闡述。I越大，數據電壓端電流“流過”電容到達公共電壓端的數量越多，公共電壓畸變量越大。因為在畫面變化時，正幀電容CDC小于負幀，且正幀數據電壓轉換時間大于負幀，所以負幀的畸變量大于正幀。對于正幀，雖然轉換時間“黑→灰”略大于“灰→黑” (116 ns >104 ns)，但在“黑→灰”轉換過程中，CDC趨勢大于“灰→黑” (180 fF >110 fF)，總體上畸變量a大于b。對于負幀，在“黑→灰”過程中，CDC與“灰→黑”過程相當，因為“灰→黑”電壓跳變速度(50 ns)明顯快于“黑→灰”(83 ns)，使畸變量c明顯大于d。

I=CDC×dVDC/dt.

(1)

圖10 數據電壓與公共電壓電容耦合示意圖Fig.10 Schematic diagram of capacitive coupling between data and common voltage

表1 黑灰黑條對應公共電壓畸變量及阻抗計算參數Tab.1 Distortion of common voltage for black-grey-black block pattern and parameters of impedance calculation

續 表

對于黑白黑條來說，公共電壓的畸變由奇數列和偶數列相反極性跳變共同影響。在黑白黑條畫面，黑→白、白→黑切換時公共電壓畸變量測試值分別為-0.59 V、+0.36 V，與通過黑灰黑條計算值-0.62 V、+0.38 V相近。這也證實了黑白黑條畫面公共電壓畸變量可由黑灰條正負幀對應畸變量組合而成。對于棋盤格畫面來說，公共電壓向下的耦合程度大于向上的耦合程度，所以綜合來看公共電壓畸變量為負值。

表2 黑白黑條-公共電壓畸變量

3.4 公共電壓畸變減弱

通過以上分析可以得出，減弱公共電壓畸變量可以從減小CDC和減小數據電壓轉換速度兩個方面進行。通過減小數據電壓金屬線與公共電壓金屬線交疊面積的方式可以減小C0[10]。通過設置數據電壓驅動IC不同轉換快慢的方式來減弱CDC帶來的影響或者通過減小存儲電容的方式來減弱公共電壓畸變量未見報道。通過縮小正負幀數據電壓轉換快慢的差異，甚至將負幀數據電壓轉換速度略慢快于正幀，用于抵消CDC負幀大于正幀對公共電壓畸變量的影響，該改善方案需結合數據電壓驅動IC設計完成。現有IC只能調整電壓轉換的整體快慢，無法單獨調試正幀或者負幀的電壓轉換速度。也就是說正幀、負幀的電壓轉換速度差異在現有IC設計條件下仍然存在差異。如表3所示，轉換速度可調4檔(00<01<10<11)在電容相當時，轉換速度越慢(48 ns→55 ns)，公共電壓畸變量越小(2.67 V→2.61 V)。

表3 電壓轉換速度與公共電壓畸變量Tab.3 Slew rate level and distortion

4 結 論

對于TFT-LCD殘像畫面，數據電壓轉換通過電容CDC對公共電壓產生影響。奇偶列相反極性數據電壓轉換對公共電壓影響程度不一致，無法相互抵消，產生負向畸變量，使得液晶極化，從而產生線殘像。

本文通過實驗和理論研究，提出TFT-LCD 數據電壓和公共電壓之間的實際工作電容CDC模型。數據電壓金屬導線通過TFT與像素ITO相連，將TFT狀態作為電容變化關鍵影響因素。當TFT斷開時呈現高阻態，電容交疊面積最小，對應容值為55 fF；當TFT完全打開時呈現低阻態，電容交疊面積最大，對應容值為530 fF；當TFT處于中間態時，測試得到的電容值為中間值。

本文結合電容阻抗式，解釋“數據電壓列正負幀反轉”模式下棋盤格畫面公共電壓畸變量產生來源為不同圖案數據電壓轉換快慢及電容差異。電容值越大，轉換速度越快，畸變量越大。奇偶列相反極性數據電壓轉換產生的畸變量無法相互抵消，畸變量始終存在且為負值。

本文通過測量不同數據電壓轉換速度對應的公共電壓畸變量，得出通過匹配合適的電路設計使正負幀畸變量絕對值趨于一致的可能性。總體上，本文對公共電壓畸變量導致的線殘像的分析改善和面板設計提供了新的幫助。