多頻段復雜干擾信號模擬源設計

朱 冉，馬 杰

（1.北京化工大學，北京 100000；2.西北工業大學，陜西 西安 710000）

1 北斗衛星系統

北斗衛星導航系統由空間段、地面段和用戶終端三部分構成。

北斗系統的空間段由若干地球靜止軌道衛星、中圓地球軌道衛星和傾斜地球同步軌道衛星組成，實現全球組網。地面段由主控站、注入站和監測站等若干地面站組成。主控站作為地面監控部分的主要控制臺，主要負責對衛星導航系統龐大數據采集計算并轉發至注入站。注入站通過將主控站傳遞的控制信息和衛星數據校正信息注入到衛星存儲系統中，監測站對導航衛星實施遠程監測，接收信息并傳輸數據給主控站，由主控站對數據進行采集處理，在主控站的調度下，注入站負責完成衛星導航電文、廣域差分信息和完好性信息注入，有效載荷的控制管理。用戶終端部分由北斗用戶終端與其他衛星導航系統兼容的終端組成，可以充分適應于各種領域和行業的運行需要。

由于北斗衛星系統很容易受到外界各種類型的信號干擾，例如GPS的微波傳輸、高壓電線、信號發射塔和多路徑效應等，所以我們在設計系統時需要借助抗干擾技術來完善系統性能，維護信號傳輸的安全性和穩定性。另外由于模擬過程中缺少實際傳輸中的各種可能出現的干擾信號，因此對系統測試時我們需要模擬各類干擾信號，基于這一應用我們計劃利用FPGA制作如下的多頻段復雜干擾信號模擬源。

2 設計思路概述

多頻段復雜干擾信號模擬源主要針對衛星導航系統星地、星間及站間可能遇到的欺騙式干擾信號進行研究，分別建立了調制干擾、噪聲干擾、欺騙干擾、調頻干擾及干擾場景的數學模型，之后利用FPGA模塊化設計各部分干擾源。

3 主要技術參數

3.1 北斗導航衛星系統分析

北斗是全球最早提供三頻信號服務的衛星導航系統，而傳統的導航設備，如GPS采用的是雙頻信號。利用雙頻信號可以降低電離層延遲的影響，但利用三頻信號能夠構建更為復雜的模型以消除電離層延遲的高階誤差。另外，使用三頻信號可改善載波相位模糊度的解算效果，理論上還能夠提高載波收斂速率。

北斗衛星距地面大約36 000 km，因此，到達地球的北斗信號功率很低，所以即便在沒有主動干擾的情況下，北斗衛星也不容易發揮其性能，為此，我們對北斗二號的干擾信號進行頻點調制。

北斗二號在B1、B2和B3三個頻段提供B1I、B2I和B3I三個公開服務信號的相關信息。其中，B1，B2，B3頻段的發射頻率分別為1 561.098 MHz，1 207.14 MHz，1 268.52 MHz。為此，我們在設計時也將干擾信號于射頻端調制到對應的B1，B2，B3頻點，以此實現最大程度的干擾。

3.2 干擾信號參數

干擾信號模擬是基于干擾因素與干擾模式分析，模擬產生各種符合需求的干擾類型的過程。本模塊主要對各種干擾類型、干擾因素的模擬進行原理、模型的理論分析，為后續干擾模擬源的設計與實現奠定理論基礎。

3.2.1 單頻連續波

頻點：40.92 MHz。可在射頻端分別調制到B1、B2、B3三個頻點。

3.2.2 BPSK調制信號

調制帶寬：分別可設BC/10、BC、BC*3、BP/10、BP、BP*3；其中BC表示民碼帶寬，BP表示軍碼帶寬。

調制速率：分別可設1 kHz、2 kHz、5 kHz、10 kHz、20kHz。

3.2.3 線性調頻信號

調頻帶寬：BC/10、BC、BC*3、BP/10、BP、BP*3。

調頻速率：1 kHz、2 kHz、5 kHz、10 kHz、20 kHz。

3.2.4 捷變頻信號

頻率跳變速率：0.01 s、0.05 s、0.1 s、0.5 s、1 s、5 s、10 s。

頻率跳變帶寬：100 MHz、50 MHz、12 MHz、25 MHz。

頻率跳變點數：32、64。

3.2.5 脈沖調制信號

脈沖周期：0.1~10 μs。

脈沖占空比：0.1~0.5。

4 干擾場景模擬產生技術

采用模塊化設計方法，每一種干擾信號分別使用一個模塊來求解，我們首先分析信號的干擾類型及干擾參數。

對于單頻連續波，我們對其功率和頻率進行分析；對于線性調頻信號，我們對其調頻帶寬和調頻速率進行分析；對于BPSK調制信號，我們分析其調制帶寬；對于捷變頻信號，研究較為復雜，我們對其頻率跳變速率、跳變帶寬、跳變間隔及跳變點數進行分析，對于脈沖調制，我們分析了其脈沖寬度及脈沖周期。對于組合干擾信號，我們分析了干擾信號個數，持續時間及干擾帶寬。

本設計中產生的干擾信號主要由單頻連續波、線性調頻、BPSK調制、捷變頻、脈沖調制以及組合干擾信號幾大模塊組成，如下將依次給出各模塊的設計思路。

4.1 單頻連續波干擾信號產生模塊

北斗衛星導航系統所受到的干擾可以分為兩類：欺騙型干擾和壓制型干擾。壓制式干擾是指通過發射功率遠遠大于有用信號的干擾信號，使得有用信號被淹沒在干擾信號中，致使接收機無法有效地接收衛星信號，甚至于喪失工作能力；欺騙式干擾則是通過偽造與有用導航信號相似的干擾信號，誤導接收機，使得接收機不能接收正確的導航信號，對相關定位信息作出誤判，或是破壞接收機結算過程，從而同樣導致衛星導航系統無法正常工作。

單頻連續波干擾信號產生模塊能夠模擬產生北斗系統3個頻點的連續波信號，用于對北斗終端進行以干擾能力較強的壓制式干擾，或以發送一系列錯誤信號為主的欺騙型干擾。本設計中此模塊主要由數字信號處理單元的數控振蕩器NCO和調制器兩部分組成。單頻信號的表達式為：

式中，A為信號的幅值，fo為信號的頻率。

實現時可以使用單象限波形的數據存儲接口結構。在這種結構中，基于正余弦波形模型的對稱性，波形塊在存儲器中只需存儲一個象限的余弦波形。相位累加器用于波形尋址的有效A位輸出中，高兩位被用作確定象限，低（A-2）位用來尋址波形存儲器。

頻率控制字K的計算公式為：

式中，fo為輸出信號頻率，fc為系統時鐘頻率。

本設計中產生40.92 MHz的中頻基帶信號，基帶板卡射頻模塊將其調制到B1、B2、B3等相應的射頻頻段，供2路同時輸出。

4.2 線性調頻干擾信號產生模塊

線性調頻干擾信號的主要任務是產生寬帶均勻頻譜干擾，同時帶寬和調頻速率可設。本設計中此模塊主要由數控振蕩器NCO、頻率控制存儲器、掃頻方式存儲器和相位控制存儲器等幾部分配合、協調產生。

掃頻信號的表達式為：

式中，fo為掃頻信號的中心頻率，fj為調頻頻率。

因此可得信號的瞬時頻率為

t用離散的采樣點n代替，△T為頻率增量fj′的更新周期。

可得瞬時頻率函數為：

由式（5）可知，通過兩級累加器可實現掃頻信號的產生。在相位累加器之前，可以增加一個提供快速頻率變化的頻率累加器。該頻率累加器的輸入控制信息為初始頻率控制字K0以及頻率增量控制字Kj′，控制字的計算公式為：

4.3 BPSK調制干擾信號產生模塊

BPSK為二進制相移鍵控調制，它通過改變正弦基波和其他相位反轉的波形，使其中一方始終為0，另一方始終為1，因此能夠同時傳送接受2值（1比特）的調制信號。

利用數字基帶信號s（t）輸入控制開關電路，選擇不同相位的開關載波進行輸出，即可得到BPSK調制信號。s（t）可以為單極性NRZ或雙極性NRZ脈沖序列信號。

BPSK信號表達式：

式中，an的取值為±1，即發送二進制符號1時，an取+1，s（t）取0相位，an的概率為P，g（t）為脈寬為T的單個矩形脈沖。

本設計中，BPSK信號生成包括碼鐘產生模塊、脈沖序列產生模塊和相位調制模塊。碼鐘采用DDS的方式實現，相位累加器的最高位即為產生的時鐘。頻率控制字的計算方法與式（2）相同。

BPSK調制將二進制的碼流映射為±1，與載波相乘后即可完成BPSK信號的產生。

4.4 捷變頻干擾信號產生模塊

捷變頻信號是指載波的頻率在一定頻帶內跳變的信號。頻率跳變方式由某種跳頻圖案（跳頻序列）控制。本設計中此模塊主要由跳頻時鐘電路、跳頻圖案產生器（又稱偽碼發生器）、跳頻器、高速D/A變換器和多頻段上變頻器組成。

調節時鐘電路可以控制跳頻速率，跳頻是指用偽隨機碼序列進行頻移鍵控，使載波頻率不斷跳變而擴展頻譜，跳頻器主要由FPGA內部的NCO組成。NCO又由相位累加器（PA）、相位-幅度轉換表（ROM）組成。調節NCO頻率字，可以調整跳頻信號帶寬。

4.5 脈沖干擾信號產生模塊

脈沖干擾信號主要由FPGA內部的數控振蕩器NCO和組合邏輯電路組成，用來產生一種突發的強功率壓制干擾，也可模擬脈沖雷達干擾信號。我們可以通過計數器和比較器對脈沖信號重復周期和脈沖寬度進行控制。

周期計數控制字可表示為：

脈沖寬度計數控制字可表示為：

式中，TC為脈沖周期，TW為脈沖時間長度。

本設計中脈沖調整寬度0.1～10 μs，占空比0.1～0.5，也可以將脈沖寬度和占空比調制為任意值進行比較。

4.6 組合干擾信號產生模塊

組合干擾信號一般可以通過2種以上干擾信號直接相加混合而成，可以在射頻單元或中頻單元混合。為了壓縮硬件資源配置，充分發揮軟件無線電技術的優勢，本系統將在中頻單元組合，充分發揮FPGA可編譯、編程功能。

本設計中包括兩路獨立的射頻通道，每路射頻通道可以根據用戶設置，交替地產生各種干擾信號，并且每種干擾信號的帶寬、調制速率和持續時間可調。

5 硬件設計

北斗衛星導航空時域濾波接收模擬抗干擾信號，對干擾信號進行跟蹤分析和濾波，從而消除干擾，以保證北斗衛星導航系統正常接收不失真信號。

多頻段復雜干擾信號模擬源板卡的板上資源主要包括以下五種。

（1）DSPs：廣泛采用流水線操作，實現數字信號處理，應用于數字信號譜分析及語音信號處理、圖像信號處理等方面，在視頻信號采集處理領域起著主要作用。

（2）FPGA：采用邏輯陣列LCA，通過可配置邏輯模塊（CLB），輸入輸出模塊（IOB）和內部連線三部分實現目前絕大多數的信號處理硬件編程和控制。

（3）D/A轉換器：將二進制數字離散信號轉換成標準模擬量，利用其內部復合混頻器，實現更傳統的基帶I/Q架構或鏡像抑制上變頻架構。

（4）雙通道模擬正交上變頻芯片采用ADL5375：實現正交信號通過調制輸入到射頻信號波段。

（5）雙路本振芯片SI4133：獨立輸出本振信號供給兩路上變頻通道。

6 軟件設計

系統的軟件設計主要包括FPGA、DSP和上層遠程控制界面三部分。在DSP芯片上實時運行，選擇合適的干擾信號和干擾場景模式，實現程序的調試和硬件開發板的集成，FPGA程序根據DSP的運行情況，產生中頻域的各種干擾信號，DSP和FPGA芯片同時還完成正交上變頻芯片和本振芯片的配置和參數傳遞。

其中FPGA程序采用Verilog HDL完成設計并利用邏輯仿真器進行混合設計和仿真，該程序所實現的功能主要有：

（1）將外部輸入的10 MHz信號倍頻到150 MHz；

（2）配置2個通道頻率綜合器Si4133芯片；

（3）配置DA轉換器AD9777；

（4）生成串口收發模塊；

（5）產生連續波信號，形成瞄準式單頻干擾；

（6）產生線性調頻信號；

（7）產生BPSK調制信號；

（8）產生捷變頻信號；

（9）產生脈沖調制信號；

（10）模擬單個或組合干擾場景進行仿真。