一種小尺寸硅基LED驅動設計

陳文明

（1.中航華東光電有限公司，安徽蕪湖 241002；2.特種顯示技術國家工程實驗室，安徽蕪湖 241002）

0 引言

硅基LED是將MicroLED 陣列和硅基背板通過特殊的工藝連接在一起，并能夠顯示圖像的顯示設備，由于受到硅基工藝的限制，物理尺寸一般在1"以下。其具有極高的發光亮度、分辨率和對比度，而且響應時間極短。由于硅基LED 是全固態的顯示器，還具有工作溫度范圍寬、抗震性好等優點。隨著可穿戴設備的快速發展，作為圖像源的硅基LED 受到人們越來越多的關注[1-3]。由于穿戴設備被人們戴在頭部，所以對重量、功耗、顯示效果、亮度能指標有非常高的要求。硅基LED 的驅動是直接影響其顯示效果以及其性能能否充分發揮的關鍵因素，所以需要對其驅動方式和驅動電路進行研究，以便在產品應用中取得良好效果。常規的硅基LED 驅動方式的研究，僅僅研究了驅動的實現，重點關注屏的點亮方式，并沒有過多地關注產品上的工程實現問題。本文以實際的一款硅基LED 顯示屏的驅動設計為研究，對產品工程實現中的幾個關鍵問題的解決進行了研究。不單研究了此款硅基LED 顯示屏的電氣特性，并結合實際穿戴設備中使用中的關鍵技術指標要求，針對性地設計了驅動電路。對視頻傳輸接口的設計、亮度的調節、gamma 的控制方式等進行了深入地分析，并介紹了具體的實現過程，達到了體積、功耗、亮度調節范圍、顯示質量等指標的平衡[4-9]。本文的研究成果為其他同類顯示屏的驅動設計和相關產品的開發提供了參考和借鑒。

1 顯示屏電氣特性和系統要求

選用的小尺寸硅基LED 是一種有源顯示陣列結構，像素大小為5 μm ×5 μm，有效顯示面積為1 280×720。此款硅基LED 為電流驅動方式，采用PWM 調節方式實現灰度調節，對應的視頻接口為LVDS，數據按bit 形式傳輸和實現顯示，并且通過SPI 接口控制內部寄存器。主要規格參數如表1所示。

表1 硅基LED面板的基本規格

由于此款硅基LED 應用于頭戴顯示設備上，要求系統具有體積小，重量輕，功耗低等特點。所以選用VESA 標準的LVDS 接口作為驅動板的視頻輸入接口；上位機需要根據環境需要控制顯示屏顯示，如亮度控制（最大亮度大于或等于15 000 cd∕m2，最小亮度小于或等于0.5 cd∕m2）、對比度調節、gamma調節等，采用的通訊方式為RS485，考慮到可靠性，采用數據打包方式進行傳輸；驅動板采用+12 V電源供電，要求最大亮度下，功耗小于2 W。

2 硬件架構設計

硬件架構如圖1 所示。Xilinx 的FPGA 具有支持LVDS 電氣特性的差分IO 口，通過其內部的ISERDES、OSERDES 原語能夠將串行數據并行化和并行數據串行化，考慮到功耗和PCB 面積的限制，將外部的LVDS 解碼器功能通過FPGA 實現。由于此款硅基LED 采用PWM方式進行灰度調節，輸入的數據為視頻bit面數據，為了顯示一幀的視頻圖像需要通過視頻緩存器將數據緩存，然后按bit為讀出，組織成屏能接受的格式進行傳輸，所以需要通過DDR3 進行視頻數據緩存。屏之間是有差異的，為了保證產品光電性能的一致性，需要對屏及FPGA內部參數進行相應的調整，以補償這種差異性，所以采用一顆EEPROM來存儲這些參數[10-13]。

圖1 硅基LED顯示驅動硬件架構

硅基LED 是電流型驅動方式，其發光亮度和流過像素的電流成正比關系，控制寬度最直接的方式就是增加LED 陣列兩端的電壓，在一定范圍內電壓增加，電流也會相應增加，所以通過控制LED 陣列的供電電壓值來調節亮度。本文采用數字電位器，通過控制電壓芯片FB兩端的電阻阻值來控制電源芯片的輸出電壓，電路如圖2所示，VLED為LED陣列供電電壓。

圖2 亮度調節電路

3 硅基LED驅動實現

3.1 代碼架構

FPGA 是電路中的主控器件，負責視頻接口編解碼、信號處理、DDR3 控制、通訊、外圍電路控制等功能。主要模塊組成如圖3所示。其中LVDS解碼模塊完成外部輸入的解碼，將LVDS 格式信號轉化為并行RGB 信號，以便后續處理；并行信號進入DDR 控制模塊，被寫入外部DDR3 中，并在屏輸出時序要求從DDR3 中讀出；DDR3輸出數據進行LVDS 編碼，將數據組織成屏需要的格式，并完成電氣轉化，以LVDS 信號輸出；主控制模塊在上電后，實現完成屏的狀態配置，然后根據串口輸入的命令對系統進行控制和調節，實現亮度控制、對比度、gamma 控制等功能。下面對內部的主要模塊功能和實現方式進行分析。

圖3 FPGA內部架構

3.2 功能實現

3.2.1 LVDS解碼

在Xilinx 的Spartan6 系 列FPGA 中，有ISERDES 原語，用來實現數據的串行∕并行轉化。為了簡化LVDS 解碼電路，本文采用ISERDES，IODELAY 以及相位檢測電路來實現。由于VESA 標準的LVDS的時鐘和串行數據的速率比例是1∶7 的關系，所以需要通過PLL 來產生一個輸入時鐘7 倍的內部高速采樣時鐘，來對輸入的數據進行采樣。由于LVDS 是通過隨路時鐘來產生數據采樣信號和數據對齊模板，所以LVDS 的時鐘和數據分開處理。LVDS解碼模塊的RTL級圖如圖4所示。

圖4 LVDS模塊內部架構

輸入的一對差分時鐘信號經過IBUFDS 原語轉化為單端時鐘信號后，通過IODELAY 來調節延時，并通過ISERDES 生成數據對齊模塊數據，來完成數據通道的數據位對齊。IODELAY 和ISERDES 的控制時鐘IOCLK，IOCE 和GCLK 由通過IODELAY 延時的時鐘信號輸入到PLL，和BUFPLL 轉化輸出。延時后時鐘信號輸入到級聯的ISERDES 模塊，生成數據位對齊模板，當數據不能對齊，由相應的狀態機控制時鐘通道和數據通道的ISERDES模塊的BITSLIP管腳，使數據重新對齊。

輸入的4對差分數據信號，分別經過IODELAY和ISERDES模塊。此兩模塊采用MASTER和SLAVE兩個模塊級聯方式。IODELAY 模塊的操作過程是首先對MASTER和SLAVE 模塊進行校準，其中MASTER 延遲到half MAX位置，SLAVE 延遲到MAX 位置，并且后續始終保持SLAVE 延遲位置為MASTER 位置加half MAX 的關系。延時后的數據分別輸入到ISERDES 模塊，完成數據并行化，在BITSLIP 信號控制下完成數據位匹配。ISERDES輸出的VALID和INCDEC作為相位檢測模塊的輸入，在這兩個信號的控制下，調節IODELAY 模塊的延遲位置，保證采樣時鐘在數據位的中間區域采樣，確保信號正常采樣。

3.2.2 DDR3控制

硅基LED 的數據接口為LVDS，數據格式如圖5 所示，其中clkp∕n 為傳輸時鐘，上升沿有效；sep∕n 為數據同步信號，用于接收端數據對齊；dnp∕n為數據信號，共4 對，也即一個LVDS 幀傳輸32 bit 數據，由于一行數據有1 344 個，則在傳輸一行數據時需要42 個時鐘周期，而為了保證實際顯示結果的處理，至少需要45 個時鐘周期進行一行數據的傳輸。為了配合屏的數據時序要求，需要通過數據緩存來實現，本文采用的是DDR3 作為數據緩存器。

圖5 屏接口LVDS時序

圖6 所示為DDR3 的控制模塊框圖，主要由數據輸入、輸出FIFO、DDR3 控制模塊組成。其中輸入、輸出FIFO 用于數據緩存、跨時鐘同步、數據位寬調整的功能。輸入、輸出FIFO 在DDR3_CTL 模塊的控制下進行數據的讀出和寫入，DDR3_CTL 模塊的主時鐘為例化的DDR3 IP 的輸出時鐘ui_clk，FIFO_IN 的寫時鐘為LVDS解碼后的外部像素時鐘，FIFO_OUT 的讀時鐘為輸出給屏的時鐘，這里為31.05 MHz。FIFO_IN 的讀時鐘和FIFO_OUT 的寫時鐘為ui_clk。FIFO_IN 的輸入位寬為8 bit，一個像素數據量，輸出為DDR3的控制位寬128 bit，而的FIFO_OUT 的寫入位寬為128 bit，其讀出位寬為256 bit，這是因為輸出給屏的一個LVDS 幀對應的是32個像素。這樣直接通過FIFO 轉化，能夠顯著減小控制復雜程度，并和后續模塊進行無縫對接。

圖6 DDR3控制模塊

DDR3_CTL 模塊是DDR3控制模塊的核心，主要完成數據的讀寫控制以及讀寫仲裁。讀寫控制采用狀態機控制，對圖7所示的3類FIFO接口進行控制，其中p0_cmd_XXX為讀寫命令輸入接口，p0_rd_XXX 為讀數據通道接口，p0_wr_XXX為寫數據通道接口。狀態機執行過程中，在命令寫入、數據寫入、讀出中要時刻關注對應端口的FIFO的狀態，在p0_cmd_full=‘1’時要停止命令寫入，直到p0_cmd_full=‘0’；在p0_rd_empty=‘1’要停止數據讀使能，直到p0_rd_empty=‘0’；在p0_wr_full=‘1’要停止數據寫入使能，直到p0_wr_full=‘0’。數據讀寫采用猝發方式實現，考慮到數據數量以及操作復雜度，單次猝發長度p0_cmd_bl設置為40，在每次猝發讀寫命令時都要重新設置起始地址，每次地址自增偏移量為猝發長度的16倍。

圖7 DDR IP結構

DDR3 控制模塊在下一時刻處于讀狀態還是寫狀態，由讀寫仲裁機制進行控制。由于DDR3 在物理上是單顆芯片，而要實現數據的同時讀寫，需要在DDR3 中開辟讀寫空間，采用時分復用的方式，控制讀寫，一幀數據讀寫完成后，讀寫空間交換，保證視頻連續輸出。為了避免輸出視頻錯亂，優先保證輸出數據的量，也即在達到一定的輸出數據量之前以讀操作為主，達到數量之后，讀寫操作根據相應標志交替進行，確保數據的連續性。

3.2.3 gamma控制

硅基LED 的亮度變化范圍為：最大亮度大于或等于15 000 cd∕m2，最小亮度小于或等于0.5 cd∕m2。屏亮度和VLED 之間存在非線性關系，如圖8所示，這造成不同亮度下對應的gamma 發生了變化，表現為灰階畫面的層次在不同亮度下有差異。為了克服此問題，提升顯示效果，需要動態地調節gamma曲線。

圖8 亮度與電壓關系

在FPGA內部通過構建LUT，實現gamma曲線的改造。如果每一級灰度對應一個gamma數據，在調光級數比較多的情況下，需要一個容量巨大的LUT來存儲所有的數據。為了減小數據量，采用如圖9所示的9點法，改造gamma曲線，每一點對應的輸入灰度值是固定的，兩點之間的值通過線性擬合方式計算得到，這樣只需要256×70 bit的空間就能實現256級亮度下的gamma矯正。實現過程如下：

圖9 gamma調節示意圖

首先，根據亮度級數查找得到對應的Q1，Q2，…，Q7共7個數據；然后，根據這7個數據計算所有0～255灰階對應的gamma 數據，對應的計算公式為：data_out=其 中Gn≤data_in≤Gn+1，data_in ?(0,255)；最后將計算的256 個數據寫入對gamma LUT中，用于視頻數據矯正。

4 性能測試

驅動電路調試完成后，點屏效果如圖10所示，實現了預期的各項功能，進一步對主要的光電指標進行測試，主要測試數據如表2所示。由表可知，硅基LED 在亮度，對比度和功耗上均滿足要求，驅動設計滿足技術要求。主要光電指標和LCD 同類產品相比有明顯的優勢，所以其在頭戴顯示類設備上使用有明顯的優勢。

表2 測試數據

圖10 實物顯示效果

5 結束語

硅基LED 在穿戴式設備中被越來越多的應用，由于其具有獨特的電氣和光學特性，使其在穿戴式設備中應用還有一些關鍵的問題需要被解決，以便實現工程化應用。本文以一款硅基LED 顯示屏為研究對象，根據實際的硅基LED 顯示屏的電氣特性，針對性地進行了驅動電路設計。本文設計的驅動電路實現了LVDS 數據解碼、顯示控制（亮度調節、對比度調節、gamma 等）、通訊控制等功能。并對設計的驅動進行了測試，得出了關鍵的性能指標，通過測試數據的分析，其在亮度、對比度和功耗等指標上均滿足設計要求。本文的研究為硅基LED在頭戴顯示類設備的使用提供技術積累和設計參考。