一種基于65 nm CMOS 工藝的77 GHz寬帶功率放大器?

紀忠玲何 進王 豪常 勝黃啟俊

(武漢大學物理科學與技術學院，湖北 武漢 430072)

近年來，隨著社會智能化進程迅速發展，無人駕駛成為汽車行業改革的趨勢，無人駕駛汽車逐漸成為熱門應用。無人駕駛汽車是一種將人工智能、雷達系統、可視化運算、監控裝置和GPS 結合的智能化汽車，計算機代替人工自主安全地控制車輛。無人駕駛汽車的雷達系統需要實時感知周圍環境，是與外界最直接的聯系，雷達性能的好壞直接影響了無人駕駛汽車的安全和可靠性能。因此，汽車雷達的研究是無人駕駛領域的一個重要研究熱點。毫米波雷達具有在傳輸窗口內穿透性強和衰減性低的優點，使設計出低成本、小尺寸、輕重量的汽車雷達成為可能，因此毫米波雷達在無人駕駛領域具有廣闊的應用前景。目前國內外毫米波汽車雷達主要工作在24 GHz(K 波段)和77 GHz(E 波段)頻段，根據汽車雷達探測距離不同，可分為遠程雷達(Long Range Radar，LRR)，中程雷達(Middle Range Radar，MRR)和近程雷達(Short Range Radar，SRR) 三類，遠程雷達工作頻率在77 GHz 附近，中程雷達和近程雷達工作在24 GHz 附近左右，其中，77 GHz 毫米波雷達主要用于汽車的遠程探測，77/79 GHz 毫米波雷達系統已成為當下的研究熱點[1－4]。毫米波雷達的核心芯片天線和單片集成電路(Monolithic Microwave Integrated Circuit，MMIC)是我們關注的重點，功率放大器(Power Amplifier，PA)是汽車毫米波雷達發射機芯片的前端關鍵電路模塊，其作用是放大調制后的射頻信號功率，使信號的傳輸距離更遠，以滿足汽車雷達探測距離的需要。功率放大器承擔著發射機最后一級信號放大的任務，它的增益、輸出功率、效率等性能直接影響著信號的質量和傳輸范圍。因此，提高功率放大器的性能愈發重要。隨著CMOS 工藝的不斷進步，特征尺寸減小，晶體管的截止頻率逐漸提高。另外，CMOS 工藝具備價格便宜、易于與數字基帶電路兼容等優勢，在集成度、散熱與成本等諸多方面與其他工藝相比具有顯著優勢，使基于CMOS 工藝制造的MMIC 在毫米波汽車雷達領域有良好的發展前景。但根據摩爾定律，隨著器件的溝道長度不斷縮短，CMOS 晶體管固有的低供電電壓、低擊穿電壓、高襯底損耗等問題嚴重限制了功率放大器的輸出功率。毫米波無源器件采用的片上結構設計方法對工藝和襯底的電阻特性要求較高，頻率越高，這些問題愈發明顯。

本文采用65 nm CMOS 工藝，設計了一款高輸出功率的77 GHz 寬帶功率放大器。文章的結構安排如下:第1 節闡述了77 GHz 寬帶、高輸出功率放大器的電路原理圖及設計思路；第2 節展示了功率放大器的版圖與后仿真結果；第3 節進行了總結。

1 電路設計

由于CMOS 工藝存在擊穿電壓低的問題，限制了高性能功率放大器的設計，本文針對該問題設計了一款基于四路功率合成的77 GHz 功率放大器。該功率放大器采用四路并聯功率合成，提升了功率放大器的輸出功率，該四路77 GHz 功率放大器的整體電路圖如圖1 所示，本設計中部份器件的參數取值如表1。

圖1 四路合成的77 GHz 功率放大器電路圖

表1 功率放大器中器件的取值

該功率放大器由三級放大器級聯而成，分別為驅動級，驅動放大級和功率級。M1～M4構成第一級驅動級，其電路釆用自偏置的共源共柵結構，偏置到AB 類工作狀態以減少電路的整體功耗；同時該結構降低了密勒電容的影響，顯著增加了驅動級增益，提高了輸入輸出之間的隔離度；M5～M8構成第二級驅動放大級，進一步提供信號放大。M9～M12組成功率級，采用同樣偏置到AB 類工作狀態的共源放大器結構，以提高輸出電壓擺幅、輸出功率和效率。輸入信號被傳輸線功分器(TL1)均分為兩路單端信號，經第一級(M1～M4)驅動放大后通過兩路巴倫(Balun)分別將兩路單端信號轉為兩路差分信號(四路輸出)，通過第二級(M5～M8)放大補償后，再經兩路變壓器(Transformer)耦合到第三級(M9～M12)進行功率放大，最后利用四路功率合成器(Power Combiner)，合成高功率輸出。

1.1 阻抗匹配設計

輸入阻抗匹配采用了共軛匹配以保證信號源的信號以最小損耗傳輸到驅動級電路。本文輸入端的阻抗匹配如圖2 所示。C0和L0構成了L 型匹配網絡，將50 Ω 輸入阻抗匹配到從傳輸線(TL)組成的兩路功率分配器看進去的阻抗Zinl，parallel，diff；該阻抗被傳輸線功率分配器變換為阻抗Zinl，diff，和C01一起實現了驅動級輸入管M2/M3阻抗匹配，同時C01還具備隔絕直流的作用。

圖2 輸入阻抗匹配示意圖

級間阻抗匹配不僅決定了功率放大器傳輸的效率，還決定了其工作帶寬。第一級放大器與第二級放大器間的阻抗匹配電路結構如圖1 所示，由無源串聯電感和巴倫組成，將第一級放大器的輸出阻抗共軛匹配到第二級放大器的輸入阻抗，確保功率的最大傳輸。在圖1 中，第二級放大器與第三級放大器間的阻抗匹配電路結構包含第二級放大器的輸出串聯電感負載和變壓器，實現兩級放大器間的阻抗共軛匹配。

輸出阻抗匹配采用最佳功率匹配，利用四路功率合成器將功率級各輸出支路的最佳功率阻抗匹配到輸出負載50 Ω，保證功率合成器的高合成率。

1.2 多頻點疊加的帶寬拓展技術

級間阻抗匹配還決定了功率放大器的工作帶寬。本文采用多頻點疊加的阻抗匹配方式來拓展放大器的帶寬。多頻點疊加是利用級間阻抗匹配網絡將多級放大器各級的最大增益分布在不同頻點[5]，然后將頻點疊加從而拓寬頻帶。圖3 是多頻點疊加原理示意圖，本文中77 GHz 功率放大器由三級放大器組成，通過匹配網絡，將第一級放大器最大增益設計在75 GHz(f2)附近，第二級最大增益在較低的70 GHz(f1)附近，第三級最大增益在較高的80 GHz(f3)附近，再通過無源和有源器件的平滑優化，最終實現寬頻帶設計。

圖3 多頻點疊加匹配原理圖

1.3 電容中和技術

和共源共柵放大器相比，共源放大器以消耗較小的電壓裕度來實現更高的輸出電壓擺幅，并且它們的增益相差不大，因此毫米波功率放大器的輸出級一般采用共源放大器結構，但是共源放大器的柵極和漏極間存在密勒電容Cgd易造成放大器的不穩定，形成的負反饋回路會導致放大器出現反向隔離度降低、增益衰減、穩定性變差等問題[6－7]。本文采用電容中和技術解決這些問題。本文設計的帶有中和電容的差分共源放大器結構及小信號等效電路如圖4(a)和(b)所示，中和電容Cn分別接在差分對管的柵極和漏極上，rg和rs分別為差分對管的柵極電阻和柵極輸入信號源阻抗。當Cn＝Cgd×(1＋rg/rs)時，柵極－漏極寄生電容Cgd和中和電容Cn上流過的電流幅度相等且相位相反，則可以抵消密勒電容Cgd的負面效應，提升放大器的増益和穩定性。

圖4 帶有中和電容的差分共源放大器和小信號等效電路

1.4 功率合成設計

本文采用了變壓器功率合成，變壓器功率合成是最為常見的功率合成方法，變壓器功率合成器具有如下優點:能夠同時完成單端到雙端/雙端到單端的阻抗匹配和轉換；變壓器里可以實現差分信號固有的虛擬地，減少使用去耦電容；偏置電壓可通過變壓器的抽頭引入到電路中，簡化偏置電路。本文設計使用并聯合成方式，并聯合成又叫電流合成，是通過并聯功率放大器單元疊加輸出電流，保證高輸出電流擺幅和輸出功率[8－9]。N階電流合成變壓器結構示意圖如圖5 所示。匝數比為1 ∶n。

圖5 并聯合成變壓器電路示意圖

設變壓器耦合系數無窮大，輸出端的電壓和電流分別為:

式中:I0代表PA 單元的輸出電流，V0代表PA 單元的輸出電壓，N代表PA 單元的合成數目。單個PA單元的最佳功率輸出負載為:

單個PA 單元的輸出功率:

根據式(4)，將N個PA 單元并聯合成，功率放大器的輸出功率是原來的N倍。式(3)是PA 單元的Ropt與Rload的關系，若n＝1，則Ropt＝N×Rload，改變n，可以調節最佳功率阻抗與負載阻抗之間失配的問題。相比于串聯合成，并聯合成具有如下優點:并聯合成和串聯合成的功率放大器的每條PA 支路的電流相等，但并聯合成的次級線圈的電流更低，因此減少了次級線圈的電流承受壓力，降低了電流對寄生效應的敏感性；并聯合成在物理結構上的對稱性比串聯合成更好，幅度和相位匹配一致性更好，因而合成效率較高。

綜合考慮物理結構的對稱性、各支路的幅度和相位的一致性，本文設計的基于變壓器結構的四路并聯功率合成器的3-D 模型如圖6 所示。該模型是用三維電磁場全波分析軟件進行建模和優化的，初級線圈利用頂層金屬M9 實現，次級線圈用次頂層金屬M8 實現。

圖6 3-D 模型結構圖和俯視圖

2 版圖設計與后仿真

2.1 版圖設計

在本文中功率放大器采用65 nm CMOS 工藝設計。圖7 為77 GHz 功率放大器的版圖，包含測試焊盤(pad)的芯片面積為460 μm×635 μm，G－S－G 焊盤的中心距100 μm。本設計使用的工藝由1 層多晶硅、7 層薄金屬(Cu)、2 層厚金屬(Cu)構成。電路設計中通常用最底層金屬M1 作為地，但該工藝的最底層金屬相對較薄，不適合大電流工作的功率放大器設計，所以本節設計的77 GHz 功率放大器版圖采用M1 和M2 兩層金屬構成的網格結構作為地參考平面，以降低地的電阻，提高電流密度，盡可能保證地平面的理想性。直流電源通過焊盤接入芯片，焊盤通過連接大去耦電容來減低外接電源引入的噪聲。整個芯片版圖完成了版圖設計規則(Design Rule Check，DRC)和原理圖與版圖一致性(Layout Versus Schematics，LVS)的驗證。

圖7 77 GHz 功率放大器版圖

本文輸出級晶體管單元采用4 μm×13 μm×2 μm的結構來降低晶體管和互聯的寄生效應。另外，輸出級晶體管版圖布局還主要考慮了以下幾點:(1)晶體管漏極連線分布在晶體管上方，有源區通過金屬線和通孔連接到最頂層金屬。(2)晶體管源極采用雙邊連接，利用金屬器M1 和M2 在晶體管兩側分別將晶體管的源極連接到襯底環。(3)晶體管的柵極采用雙邊連接，通過M1～M3 將晶體管的柵極引出，并通過通孔連接到最頂層金屬作為信號輸入，這種方式可以降低柵極的電阻。(4)柵極互聯，通孔、漏極互聯以及通孔間保持一定距離，從而降低寄生的反饋電容。最終晶體管和連接晶體管的金屬層通過RC參數提取的方式得到版圖的寄生參數，其他金屬連接層和地金屬層M1、M2 進行電磁仿真得到版圖的S參數，然后將兩種參數聯合仿真，得到晶體管單元的最終仿真結果。

本設計中功率級采用的晶體管版圖布局如圖8所示，柵極和漏極在晶體管兩側，兩個端口分別通過厚金屬傳輸信號，以降低金屬互聯線的電阻。該結構的輸入輸出在一個水平方向，信號傳輸路徑更加通暢，晶體管單元在布局放大器時的阻抗匹配和互聯復雜度因此降低，從而減少了寄生損耗。

圖8 77 GHz 功率放大器功率級晶體管版圖

2.2 電磁仿真建模

在77 GHz 功率放大器設計中，需要考慮有源器件的尺寸，尤其是功率放大器的功率級晶體管尺寸。另外，晶體管布局、互聯引入的電容以及寄生電感也對放大器的輸出功率、增益等性能有較大的影響。所以為保證功率放大器后仿真的準確性，本文先單獨仿真優化每個PA 單元，晶體管及連接晶體管的金屬采用提取參數得到寄生結果，漏極和連接漏極的金屬采用電磁仿真得到寄生參數結果，并將兩種結果進行聯合仿真，得到PA 單元的仿真結果，最終與變壓器、電感、功率合成器、巴倫、金屬互聯線、焊盤和通孔等無源部分構成三維電磁仿真模型，如圖9 所示，進行聯合仿真并多次優化，最終得到功率放大器的整體后仿真結果。

圖9 77 GHz 功率放大器無源部分電磁仿真三維結構圖

2.2 后仿真結果

77-GHz 功率放大器S參數仿真結果如圖10 所示，在79 GHz 頻點處，該功率放大器的最大增益S21為20.5 dB，其－3 dB 帶寬覆蓋64 GHz～86 GHz。輸入回波損耗S11是－26 dB，－10 dB 帶寬為72.5 GHz～81 GHz，輸出回波損耗S22為－18 dB。其－10 dB 帶寬為70 GHz～85 GHz，說明本文設計的功率放大器輸入、輸出端與50 Ω 阻抗匹配較好。

圖10 77 GHz 功率放大器的S 參數仿真曲線

圖11 為77 GHz 功率放大器在79 GHz 頻點下的輸出功率曲線，仿真結果表明輸出功率1 dB 壓縮點為12.7 dBm，飽和輸出功率Psat＝16.6 dBm。

圖11 77 GHz 功率放大器的輸出功率仿真曲線

功率放大器在79 GHz 頻點下的功率附加效率曲線如圖12 所示，仿真結果表明該功率放大器的功率附加效率的峰值效率PAEpeak＝16.5%。

圖12 77 GHz 功率放大器的功率附加效率仿真曲線

圖13 為77 GHz 功率放大器的穩定性仿真曲線，在60 GHz～90 GHz 頻帶內，穩定性系數Kf都大于1，表明該功率放大器在工作頻段內穩定。

圖13 77 GHz 功率放大器的穩定性仿真曲線

本文與部分放大器的性能參數對比如表2 所示，與文獻[11]、文獻[12]相比，本文功率放大器具有更高的增益；與文獻[11]、文獻[12]、文獻[13]相比，本文功率放大器的具有更低的功耗；與文獻[10]、文獻[11]、文獻[12]相比，本文功率放大器具有更高的峰值附加效率；與文獻[10]、文獻[13]相比，本文功率放大器具有更寬的帶寬。本文設計了一款低功耗的寬帶功率放大器。

表2 本設計性能總結與其他功率放大器性能比較

3 結論

本文采用65 nm CMOS 工藝設計了一款四路功率合成的77 GHz 功率放大器。利用電容中和技術抵消了密勒電容的影響。利用功率合成技術解決了CMOS 擊穿電壓低引起的輸出電壓擺幅低的問題，將多路輸出功率高效合成，提高了功率放大器的輸出功率。采用共軛匹配和多頻點疊加的帶寬拓展技術，有效實現電路阻抗匹配和帶寬拓展。仿真結果表明，該功率放大器具有增益高、效率高、輸出功率高，能在較寬的頻段工作等優點，可應用于毫米波雷達等系統，具有良好的發展前景。