一種用于紅外焦平面陣列的讀出電路設計

鄭 賓，楊海鋼

（1.中國科學院 空天信息創新研究院，北京 100094；2.中國科學院大學，北京 100049；3.山東產研集成電路產業研究院有限公司，山東濟南 250001）

采用紅外焦平面陣列的成像系統已經被廣泛應用于軍事國防和民用領域[1-2]，讀出電路是該系統的重要組成部分，一方面讀出電路連接紅外探測器，給其提供穩定的偏置電壓；另一方面讀出電路輸出的電壓信號提供給A/D 轉換器進行模數轉化，可提高讀出電路的噪聲抑制能力以及信號處理水平，有利于提升系統成像的質量[3-6]。隨著第三代紅外探測器的提出，大規模、低功耗、低噪聲的讀出電路成為了研究熱點[7]。

文獻[6]采用SFD 結構作為讀出電路的像素單元，該結構構造簡單，不能給探測器提供穩定的偏置電壓，進而會產生非線性響應[6]。文獻[8]采用具有相關雙采樣功能的放大器以便抑制噪聲，該結構較為復雜，具有較大的面積和功耗[8]。針對以上問題，文中采用CSMC 0.18 μm 工藝設計了一種低噪聲、高線性度的紅外焦平面陣列讀出電路。該設計采用帶有注入管的DI 結構作為像素單元，因此可以給探測器提供穩定的偏置電壓。同時，該設計簡化了相關雙采樣電路結構，在降低電路噪聲的同時減小了功耗與面積，具有一定的應用價值。

1 讀出電路架構設計

圖1 所示為傳統的讀出電路原理圖[9]，其中，模擬通路包括像素陣列、列信號處理模塊和輸出緩沖電路。光子探測器將獲取到的光信號轉換成電流信號，并輸出給讀出電路。讀出電路中的像素單元對電流信號進行電流-電壓轉換后，輸出電壓信號給列信號處理模塊。信號經過放大后通過輸出緩沖電路輸出。

圖1 傳統讀出電路原理圖

常見的像素結構包括直接注入（Direct Injection，DI）、電容反饋跨阻抗放大器（Capacitance Trans-Impedance Amplifier，CTIA）、源級跟 隨（Source Follower Device，SFD）等結構。CTIA 結構由運放和積分電容構成，具有很高的注入效率和穩定的探測器偏置，但是運放的存在使得面積以及功耗較大。SFD 結構簡單，具有較低的功耗和噪聲，但是探測器的偏置電壓會隨積分電壓變化而變化，從而造成非線性變化。該設計采用DI 結構作為像素單元，DI 結構具有結構簡單，可以給探測器提供穩定的偏置電壓的優點。

由于制造工藝的限制，像素單元會產生非均勻現象，導致不同像素的輸出結果存在一個固定偏差。這種偏差也被稱為固定模式噪聲（Fixed Pattern Noise，FPN）。同理，列讀出電路也會因FPN 噪聲導致不同列之間存在差異。對于傳統的讀出電路，像素單元的輸出僅通過運放進行信號放大處理，進而通過輸出緩沖器輸出到片外，這種結構不能抵消掉FPN 噪聲帶來的影響。

文中提出了一種新穎的讀出電路模擬通路，該通路可以在減小電路面積的同時，消除存在的FPN噪聲，其結構如圖2 所示。

圖2 文中提出的讀出電路原理圖

首先采用DI型像素單元將探測器產生的電流信號轉化成電壓信號，再通過電平移位器對信號進行移位處理，提高其整體幅值。由于積分電流值非常小，積分電壓也較小，因此提高電壓值有利于抵消噪聲帶來的影響，最后通過相關雙采樣電路消除電路中存在的FPN 噪聲[10-11]。讀出電路整體架構可以等效為簡單的數學模型，像素單元電容積分公式為：

其中，Vt為t時刻電容上的電壓值；V0為電容初始電壓值；V1為電容最大可充到的電壓值。經過電平移位器進行電壓移位后，輸出的電壓為：

其中，VLS為電平移位器整體移位的電壓值，Vnoise是像素單元中存在的FPN 噪聲值。當電路正常工作時，相關雙采樣結構輸出值與上述電壓相同：

當電路進行復位時，相關雙采樣結構輸出值為：

最終電路的輸出電壓為：

此時系統輸出的電壓消除掉電路中存在的FPN噪聲，同時也提高了有效信號的幅值，有利于信號的后續處理。

2 讀出電路模塊實現

2.1 像素單元的設計

光子探測器生成的積分電流信號由光電流和暗電流組成。其中光電流與光子探測器本身的特性和光通量有關，是一個常量；暗電流則會受偏置電壓的改變而呈非線性變化[12]。因此，探測器偏置電壓的穩定程度決定了其輸出電流的線性度。文中通過在DI 型結構像素單元內增加選通管的方式來提高線性度。圖3 為DI 結構電路圖。

圖3 DI結構電路圖

圖中PAD 端與探測器陣列對應單元相連接，探測器生成的電流信號經此流入像素單元；INT 信號控制注入管M1 使其工作在亞閾值區；IRST 和SRST分別是積分電容和采樣電容的復位信號；當SH 信號導通時，積分電容Ci上的電荷流入采樣電容Cs；M5為源跟隨器；HSEL 為選通管。當M1 管處于亞閾值區時，其漏電流計算公式如下[13]：

其中，μp是PMOS 管遷移率；Cox為單位面積的柵氧化層電容；W/L為寬長比；VT與kT/q相等；VGS為柵源電壓；VDS為漏源電壓。當T=300 K 時，VT≈0.026 V。VDS增加到遠大于VT時，上式可以化簡為：

可以看出此時漏電流的大小不隨漏源電壓而變化，因此，當積分電容上的電壓變化時，漏電流的大小不改變，從而探測器的偏置電壓不會變化。

同時，由于MOS 器件電容值會伴隨偏置電壓的改變而改變，為了提高該電路的線性度，積分和采樣電容采用無源器件MIM 電容。對于源跟隨器，與NMOS 器件相比，PMOS 器件有良好的線性度以及抑制噪聲能力，因此該電路采用PMOS 作為源跟隨器。源跟隨器具有輸入電阻大、輸出電阻小的特點，具有良好的輸出特性。對于M5 管，假設其負載電阻為RL且無窮大時，其增益如下[14]：

由此可見，當源跟隨器處于飽和區時，具有良好的線性度。

該電路輸入電流在皮安(pA)級，要保持讀出電路的增益，積分電容值要非常小。出于提高增益以及降低電路噪聲的考慮，采用的電容值為Ci=65 fF,Cs=32 fF。源跟隨器也會引入1/f噪聲，可通過增加其面積來減小噪聲。最終采用的尺寸為(W/L)5=1.8/1 μm，(W/L)6=3.9/0.8 μm。

2.2 電平移位器的設計

電平移位器作為像素單元的緩沖電路，可以幫助信號在后續電路中快速建立，并隔絕前后級電路以防止互相影響[15]。該設計通過控制電流的線性變化，從而控制電壓的線性輸出，可以大幅度提高輸出電壓的擺幅，同時也保證了較高的線性度。

圖4為該設計采用的電路圖。其中，PVB1-PVB4是偏置信號，用來控制MOS 管的工作狀態以及其漏電流大小，使得電流線性變化；M1 管提供上拉電流，M7 管提供下拉電流；M3 管作為隔離管，避免節點a與節點b直接相連；M4 管用作負載；M5 源級跟隨節點c輸出。

圖4 電平移位器電路圖

電路輸入部分即為像素單元內部的源跟隨器，當電路正常工作時，電流從節點a流入電平移位器，使得原本電流受到變化，從而節點c的電壓發生變化，由M5 管跟隨輸出。當像素單元輸入不同的電流值時，M5 管即輸出線性變化的信號。由式（3）可知，為了具有良好的線性度，M5 管需要工作在飽和區。對于M4 管，其阻抗計算公式為：

因此，當流經M4 管的電流線性變化時，c點電壓也呈線性變化。出于減小1/f噪聲以及提高驅動能力的考慮，源跟隨器M5 的面積較大，該設計采用的尺寸為(W/L)5=19/1.8 μm。

2.3 相關雙采樣電路的設計

經過分析可知，DI 像素單元會帶來FPN 噪聲以及非均勻性誤差的問題，相關雙采樣結構可以很好地解決該問題[16]。圖5 為文中采用的相關雙采樣電路結構圖，該結構由兩組MOS 開關和電容構成。

圖5 相關雙采樣電路結構圖

首先RESET 端輸入有效信號，M2 和M4 管導通，電容Cs1和Cs2進行放電復位。當像素單元內采樣保持電壓進行復位時，M1管導通，其輸出信號存儲在Cs1中；當像素單元內進行采樣保持時，M3管導通，其輸出信號存儲在Cs2中，則OUT2-OUT1即為系統最終輸出信號值，此方法可以消除電路中存在的FPN噪聲。

圖6 為系統一個周期的工作時序圖，像素單元采用邊積分邊讀出模式工作，SH1 和SH2 信號分別在SRST 和IRST 信號有效時，給予高電平。其中電路元件的選取：M1 與M3 采用PMOS 器件，Cs1和Cs2采用MIM 電容，以便提高電路的線性度。(W/L)1=(W/L)3=1.8/2 μm，以此增強輸入能力，Cs1=Cs2=32 fF，使得電流快速積分，提高電路的增益。

圖6 系統工作時序圖

3 仿真結果與分析

該設計采用CSMC 0.18 μm 3.3 V 工藝進行設計，利用spectre 工具進行功能驗證以及仿真。在輸入電流為500 pA 時，在1～100 kHz 頻率范圍內對電路進行噪聲分析，得到電路輸出電壓噪聲頻譜圖如圖7（a）所示。通過計算可得，在此期間累計輸出噪聲電壓為150 μV。

通過對輸入電流60～500 pA，間隔10 pA 線性變化進行瞬態仿真，測得OUT2 端電壓輸出值。對輸入電流和OUT2 端輸出電壓值進行線性擬合，驗證系統的線性度。線性度擬合效果圖如圖7（b）所示。通過曲線可以觀察到線性擬合效果較好，利用函數計算擬合線性度為0.999 4。表1 給出了該設計仿真參數值以及與幾種讀出電路的對比情況，可以看出，該設計的線性度與對比文獻相同，輸出噪聲及功耗相比于其他設計具有一定的優勢。

圖7 仿真結果圖

表1 該設計與幾種讀出電路的仿真參數對比

4 結論

文中采用CSMC 0.18 μm 3.3 V 工藝設計了一種應用于紅外焦平面陣列讀出電路的模擬通路結構。該結構主要包括像素單元、電平移位器和相關雙采樣電路，有效地抑制了FPN 噪聲，并且具有很高的線性度。測試結果表明，在輸入電流為500 pA 時，電路輸出噪聲為150 μV，線性擬合度0.999 4，動態范圍為79 dB，為電路后續進行數字化輸出提供了實現可能。