基于FPGA 的自動測試設(shè)備信號延時誤差測量

季振凱，吳 鎮(zhèn)

（無錫中微億芯有限公司，江蘇無錫 214072）

1 引言

自動測試設(shè)備（ATE）是一種集成多種測試功能，由電腦控制對待測芯片的功能與電特性進(jìn)行測試的自動化設(shè)備。在芯片的封裝測試領(lǐng)域，ATE 能根據(jù)操作人員的需求對封裝芯片進(jìn)行甄別，大大降低芯片的測試時間。ATE 可大致分為設(shè)備控制模塊、物理操作模塊和電氣測試模塊3 個部分。設(shè)備控制模塊通常是一臺集成在機(jī)器內(nèi)部的PC 機(jī)，負(fù)責(zé)將操作員的指令轉(zhuǎn)化為不同模塊的調(diào)度指令，并將模塊的運(yùn)行數(shù)據(jù)和結(jié)果反饋給操作員。物理操作模塊負(fù)責(zé)芯片在機(jī)臺上的移動、固定以及芯片測試溫度控制等。電氣測試模塊是設(shè)備中最關(guān)鍵的部分，負(fù)責(zé)對芯片的功能進(jìn)行測試。測試項(xiàng)目一般可分為直流測試、交流測試與功能測試3 種，通過對待測芯片輸出激勵，采集待測芯片的反饋來測試芯片功能的好壞。在一個測試項(xiàng)中，通常需要對芯片的不同引腳同時發(fā)出激勵，激勵信號經(jīng)過傳輸通道到達(dá)待測芯片時會形成一定延時，而不同通道間形成的延時不盡相同，因此會造成信號間的不同步，形成“競爭-冒險”現(xiàn)象，待測芯片反饋的輸出信號亦有此問題。這種信號不同步而產(chǎn)生的測量錯誤概率將隨著激勵信號頻率的提高而大幅度提升。因此，在ATE 的使用過程中，對設(shè)備激勵源至待測器件（DUT）間所有信號通道的信號延時進(jìn)行測量是十分必要的。本文提出一種基于FPGA 的ATE 信號延時測量方法，在測量信號延時量的同時利用FPGA 的特性，可以在一定范圍內(nèi)根據(jù)需求調(diào)整測量精度。……