3G-ALE 短波信號信道化接收機高效設計*

周群群姚亞峰許思耀何坐偉

(中國地質大學機械與電子信息學院，湖北 武漢 430074)

短波通信主要通過電離層反射進行遠距離傳輸或通過地波進行近距離傳輸，具有投資小、建臺快、易維護、無中繼和抗毀性強等特點，成為軍事通信和應急通信等領域一種不可替代的重要通信方式[1]。電離層的反射傳播存在多徑效應和多普勒效應，嚴重影響短波鏈路的質量，而且傳播的環境復雜多變，短波鏈路的時效性差，因此提高接通率、改善通信質量最為有效的一種途徑是實時地選出質量較好的信道并快速建立鏈路[2]。早期短波通信系統依靠人工選頻、切換信道等操作來建立鏈路，建鏈耗時較長，而且對操作人員的專業能力要求很高，因此，從上個世紀八十年代開始自動鏈路建立技術便得到快速發展[3]。

第三代自動鏈路建立(The Third Generation of Automatic Link Establishment，3G-ALE)技術[4]在建鏈握手過程和鏈路質量分析等方面提出了明確的規定，因此可以有效縮短建鏈時間。美國軍方于1999年頒布軍用短波通信標準MIL-STD-188-141B[5]，并于2011 年修訂為MIL-STD-188-141C[6]，我國于2007 年頒布的軍用短波通信標準GJB 2077A-2007[7]，均采用了3G-ALE 技術。但是3G-ALE 短波電臺通過依次掃描存放于掃描列表中的呼叫信道來檢測呼叫或進行鏈路質量分析，并不利于快速有效地選頻建鏈，尤其在異步模式下主叫電臺一般需要花費很長時間在多個信道上進行呼叫才可能到達被叫電臺當前的監聽信道。

基于多相DFT 濾波器組的信道化接收機[8-9]通過多路信號的寬帶并行接收，能夠直接加快全頻段上的信道掃描速度，其在FPGA 等高速處理芯片中的實現達到了實用化水平[10]，在電子偵察和聯合作戰[11]等領域均有廣泛應用。在短波通信領域，由于這種并行接收的信道化技術能夠極大地縮短建鏈的時間，近年來成為了研究熱點，文獻[12]采用了基于加權疊接相加(WOLA)濾波器組的實現結構，然而只對理想單頻信號進行了測試，文獻[13]采用了基于多相DFT濾波器組的實現結構，然而只對3G-ALE 的同步前導序列進行了單路測試，均沒有搭建多路3G-ALE 短波信號的測試環境，不利于實際性能分析，而且信道組及其組內信道的劃分均存在較多的無效信道。論文將結合3G-ALE 短波信號頻率較低、信道帶寬窄、信道個數多的特點，設計一種基于WOLA 濾波器組的射頻直采信道化接收機，將信道化的輸出采樣頻率直接匹配為后續處理模塊需要的采樣頻率，同時在信道劃分時使組內有效信道全覆蓋，最后進行3G-ALE 短波信號的完整性能測試，對縮短軍用短波電臺的建鏈時間具有重要意義。

1 3G-ALE 短波信號突發波形的特點

軍用短波通信標準指出不同類型的信息在載荷、時長、同步和解調性能等方面有特定的要求，MIL-STD-188-141B 標準針對性地定義了5 種不同類型的突發波形，簡稱為BW0～BW4[5]，其中BW0負責通信鏈路自動建立，BW1 負責業務管理以及高速數據鏈路應答消息傳輸，BW2 負責高速業務傳輸，BW3 負責低速業務傳輸，BW4 負責低速數據鏈路應答消息傳輸。下面以MIL-STD-188-141B 標準定義的BW0 為例來說明3G-ALE 短波信號突發波形的特點。

BW0 的有效載荷為一個26 bits 的協議數據單元，首先經過碼率為1/2、約束度為7 的卷積碼編碼器輸出52 bits 的編碼數據。接著采用一個4 行13 列的交織矩陣以按行寫入、按列讀出的方式進行交織。然后將每4 bits 映射為長度為64 的八進制的正交擴頻碼，52 bits 的編碼數據被映射為832 個擴頻符號。接著將長度為832 的八進制的固定PN 序列與擴頻符號序列進行模八相加，得到信道符號序列。最后將長度為256 的八進制的固定保護序列、長度為384 的八進制的固定前導序列與上述長度為832 的信道符號序列拼接，得到一個由1472 個八進制符號組成的BW0波形幀。BW0 波形幀屬于基帶信號，需要經過8PSK符號映射和數字上變頻將頻譜從基帶搬移到射頻，然后經過DAC 轉換為模擬射頻信號。

BW0～BW4 只是產生相應波形幀的方式不同，但是基帶信號的符號速率均為2 400 symbol/s，調制方式均采用8PSK 調制，因此，3G-ALE 短波信號的信道化接收機能夠適用于所有類型的突發波形，在進行信道化接收機設計時不需要考慮BW0～BW4 之間的差異，不同類型突發波形的同步檢測、解調和解碼等基帶處理則由信道化之后的模塊來完成。顯然，在發射端，8PSK 映射之后的符號速率仍然為2 400 symbol/s，可以采用滾降系數為0.25 的平方根升余弦濾波器進行4 倍插值濾波，此時信號的頻率范圍被限制在-1.5 kHz～1.5 kHz 之間，采樣頻率為9.6 kHz，需要通過級聯插值濾波將采樣頻率轉換為至少是短波信號最高頻率的兩倍即60 MHz，可以設計為73.728 MHz，混頻之后的射頻信道帶寬為3 kHz。在第i個信道上發射的數字射頻信號可表示為:

式中:fi為第i個信道的載波頻率，ft為射頻采樣頻率，Ii(n)和Qi(n)分別是經過成形濾波和級聯插值濾波之后的同相和正交基帶脈沖序列。由于射頻的頻率范圍為1.5 MHz～30 MHz，可以進行均勻的信道劃分，因此fi=1.5×106+1.5×103×i，單位為Hz。由于單個信道帶寬為3 kHz，總的信道個數將多達9 500 個。可見，3G-ALE 短波信號具有頻率較低、信道帶寬窄、信道個數多的特點，在進行信道化接收機設計時需要予以考慮。

2 WOLA 濾波器組信道化接收機的設計

2.1 總體方案設計

由于短波射頻信號的頻率較低，采用射頻數字化方案[13]可以進行射頻直采的正交下變頻處理，將掃描頻段的射頻信號直接搬移到基帶，得到接收實信號的基帶復信號表示，然后進行信道化的處理得到多路信號的并行輸出，這種射頻直采的信道化方案不但可以減少硬件實現的體積、重量和成本，而且可以有效加快信道掃描速度，從而極大縮短建鏈時間。3G-ALE 短波信號的射頻數字化方案的總體結構如圖1 所示。

圖1 射頻數字化方案的總體結構

射頻前端只對接收的模擬信號進行濾波和低噪聲放大，對于1.5 MHz～30 MHz 的短波信號，ADC 的采樣頻率設計為73.728 MHz，滿足奈奎斯特采樣定理。正交下變頻中的fs為采樣頻率即73.728 MHz，fc為混頻頻率，等于掃描信道組的中心頻率，為了提高掃描效率，使運算量被有效利用，首先給出信道組的劃分如表1 所示。

表1 信道組的劃分

由于信道個數有9 500 個，直接進行9 500 路信道化的并行接收對高速處理芯片的要求極高，現有的方案通常將全頻段劃分為多個信道組，然后在信道組上進行信道化的并行接收，這樣可以有效降低系統的運算復雜度，有利于硬件實現。如表1 所示，設計每個信道組包含511 個信道，帶寬為1.533 MHz，9 500 個信道被劃分為19 個信道組，當然，最后一個信道組的有效信道只有302 個。正交下變頻之后，掃描信道組的基帶復信號的頻率范圍為-0.766 5 MHz～0.766 5 MHz，此時設計采樣頻率為1.536 MHz，滿足奈奎斯特采樣定理。可見，級聯濾波抽取的倍數一共為73.728 MHz/1.536 MHz=48 倍，在進行各級濾波器的設計時需要考慮通帶截止頻率、阻帶截止頻率和阻帶衰減等指標，保證通帶的帶外衰減至少達到80 dB。顯然，經過正交下變頻的頻譜搬移，給出掃描信道組的組內信道排列如圖2 所示。

圖2 信道組的組內信道排列

如圖2 所示，理論上，1.536 MHz 的帶寬范圍內可以容納的信道個數為1.536 MHz/3 kHz=512 個，可以作為信道化模型的信道個數，這樣就可以進行FFT 快速運算。實際上，考慮到奇型排列下的信道化實現結構在硬件實現時的運算量較小[14]以及實際過渡帶的影響，因此設計有效信道個數為511 個是合理的，此時有效信道率為511/512，運算量被有效利用，建鏈時間可縮短為單路接收時的1/511。當然，對于最后一個信道組，只有第1～302 個信道是有效的。

如圖1 所示，正交下變頻的輸出采樣頻率為1.536 MHz，信道化的輸出包含512 個支路，如果采用常用的基于多相DFT 濾波器組的信道化接收機[13]，那么信道化的輸出采樣頻率將固定為信道帶寬即3 kHz，然而，后續匹配濾波器要求輸入采樣頻率為9.6 kHz，這樣就要求進行額外的頻率轉換，即完成采樣頻率由3 kHz 到9.6 kHz 的轉換，對于511個有效支路來說，其運算量是很大的。因此，將采用一種基于WOLA 濾波器組的實現結構[12]，其信道化的輸出采樣頻率可變，能夠避免額外的頻率轉換，有利于硬件實現。

2.2 WOLA 濾波器組結構

WOLA 濾波器組結構可以將信道化的輸出采樣頻率直接匹配為后續處理模塊需要的采樣頻率[15]。假設信道化的輸入為x(n)；原型低通濾波器的時域沖擊響應為h(n)，理想截止頻率為K為支路個數，設計K=512，則第k個支路的輸出可表示為:

令r=n-mD，式(2)可進一步表示為:

式中:令xm(r)=h(-r)x(r+mD)，則為xm(r)的K點頻率取樣DFT，但是當K取值較大時，為了達到較好的低通濾波性能，h(n)的長度通常很長，xm(r)的長度等于h(n)的長度，因此的運算量會非常大。為了降低DFT 的離散時間序列長度并采用FFT 快速運算，將長的序列xm(r)折疊為K點序列，即分組之后疊加，有:

根據式(3)和式(4)，得到WOLA 濾波器組的實現結構如圖3 所示。

圖3 中，L表示h(n)的長度，由于h(n)的理想截止頻率為需要設計一個高階的原型低通濾波器才能較好地分離出各個信道上的信號，因此，設計L=5 120。WOLA 濾波器組的實現步驟為:

圖3 WOLA 濾波器組的實現結構

(1)輸入，每次輸入D個樣本點；

(2)加權，將h(L)、h(L-1)、…、h(1)與長度為L的移位寄存器中序列的對應位置元素相乘；

(3)疊接相加，首先將加權之后的序列分為若干段，每段長度為K，由于設計中的L能夠被K整除，因此一共有L/K=5 120/512=10 段，然后將各段相加；

3 仿真及其結果分析

為了準確分析由信道化的多路并行接收導致的接收信號質量變化，引入同步捕獲概率和誤碼率作為性能指標，并在MIL-STD-188-141B 標準定義的BW0 上進行測試。在發射端，分別在第1 個信道組的511 個信道上隨機產生1 個26 bits 的協議數據單元，上變頻過程中從9.6 kHz 到73.728 MHz 的頻率轉換需要進行7 680 倍插值濾波，通過9 級半帶插值濾波、1 級3 倍插值濾波、1 級5 倍插值濾波來完成。采用AWGN 信道來模擬短波通信環境，設置3 kHz 帶內SNR 以3dB 為間隔從-9 dB 到30 dB 變化。在接收端，從73.728 MHz 到1.536 MHz 的頻率轉換需要進行48 倍濾波抽取，通過2 級4 倍濾波抽取、1 級3 倍濾波抽取來完成。使用MATLAB 中的fir1 函數得到各級濾波器的系數。用于同步捕獲的門限值設置為200，只在同步捕獲成功的信道上統計誤碼率，因此需要對信道化的各路輸出分別進行匹配濾波、前導序列同步檢測、8PSK 反映射、解擾、解擴、解交織和維特比譯碼。

為了直觀分析該信道化接收機的并行接收效果，在無噪聲的環境下，在第1 個信道組的第1 個信道上發射一個隨機產生的協議數據單元，給出在第1 個信道組第1、2、3、4 個信道上WOLA 信道化輸出的頻譜，如圖4 所示。

圖4 WOLA 信道化輸出的頻譜

圖4 中，并行輸出的采樣頻率為9.6 kHz，第1個信道上信號帶寬為3 kHz，為有用信號，第2、3、4個信道上均為無用信號，主要由各級濾波過程中產生的鏡像信號混疊而成。可見，該信道化接收機可以分離掃描頻段上的接收信號，得到并行輸出的多路信號。

下面給出同步捕獲概率和誤碼率的測試結果，如圖5 所示，同時給出單路接收時的測試結果，對于信道化的多路并行接收，進行了10 次511 個并行支路上的測試，對于單路接收，進行了100 次單個信道上的測試，結果均取平均值。

圖5 性能測試結果

如圖5 所示，當SNR 低至-9 dB 時，同步捕獲概率甚至可以達到100%。隨著SNR 增加，誤碼率逐漸降低，對于單路接收，當SNR 高于18 dB 時，誤碼率降低為0，對于多路并行接收，當SNR 高于18 dB時，誤碼率達到10-4量級，當SNR 高于24 dB 時，誤碼率降低為0。整體上，與單路接收相比，多路并行接收時的誤碼率變化很微小，表明該信道化接收機不會因為并行接收而降低信號接收質量。

5 結論

結合3G-ALE 短波信號頻率較低、信道帶寬窄、信道個數多的特點，設計了一種基于WOLA 濾波器組的射頻直采信道化接收機，同時提出了信道組內有效信道全覆蓋的方式，使建鏈時間縮短為單路接收時的1/511。比較分析了WOLA 濾波器組的運算復雜度，表明該信道化接收機的運算效率較高，有利于硬件實現。進行了3G-ALE 短波信號的完整性能測試，當SNR 低至-9 dB 時同步捕獲概率甚至可以達到100%，當SNR 高于24 dB 時誤碼率為0，與單路接收相比，該信道化接收機不會因為并行接收而降低信號接收質量。