一種邏輯電路自動上下電電測系統的設計

魏建中，王希清

杭州士蘭微電子股份有限公司，浙江 杭州 310012

0 引言

隨著電子信息集成技術的發展，企業對項目進度要求越來越緊，對設備可靠性的要求也越來越高，很多人工做的費時費力的工作可以由電子信息集成裝置來解決。在半導體集成電路設計領域，在實際的測試驗證階段，經常需要對設計的芯片進行上下電功能測試。此時，在很多實際操作中這種測試就需要人力去不停地上電、下電，重復著頻繁而機械的操作。這種靠人工手動切斷或閉合電源來完成待測設備的運轉與關斷，自動化程度低，操作可靠性差[1]。

本文利用電子信息集成技術研究開發出一種基于嵌入式系統的自動化上下電測試裝置。該測試裝置面向邏輯電路的上下電功能測試，其內部集成多種邏輯電路的相關信息，在具體的測試中，輸入選擇具體的邏輯電路種類名稱，就會自動控制電子開關，實現對待測邏輯電路的通斷電開關控制，從而達到定時開關、自動控制上下電測試的目的。試驗證明，該裝置制備方法簡單、效率高、成本低廉、便于維護。

1 基本原理

本文研究的邏輯電路的上下電測試系統基于電子信息集成技術，以ARM處理器為控制核心。系統主要由幾個模塊組成：主處理器模塊、存儲模塊、電子開關模塊、顯示模塊、串口通信模塊、電流采集模塊、邏輯信號采集模塊。整個系統框圖如圖1所示。

圖1 系統框圖

首先，上電初始化后，通過人機交互界面輸入選擇需要測試驗證的電路，設置循環測試周期、設置定時開關時間，運行時顯示模塊會實時顯示工作狀態。電流采集模塊主要采集上電后電路的工作電流，邏輯信號采集模塊主要是對邏輯電路的輸出信號進行電光電隔離處理再傳送到主處理器模塊；主處理器模塊讀取存儲模塊中相應的配置信息后，通過信號源模塊對待測邏輯信號發送相應的邏輯信號，根據采集的電流信號及邏輯輸出信號，分析判斷電路上電后是否正常，正常則切斷電源，并計數+1，等下一個上下電循環；在任一上下電循環周期內，如果處理器判斷失效，則上下電測試結束并報警。

2 系統組成

2.1 主處理器模塊

主處理器模塊選用ST公司的主控芯片，其所采用的STM32F103ZET6是由意法半導體公司出品的一款144腳的32位Cortex-M3內核芯片，是專門用于設計低功耗、高性能、低成本的主控芯片。芯片內部擁有512k閃存控制器和64k片內RAM，支持在線編程（IPA）的片內FLASH，具有高達72MHz的工作頻率，數據、指令分別走不同的流水線，以確保CPU運行速度達到最大化擁有多達80個的IO端口（大部分GPIO管腳兼容5V邏輯電平）和片內外設，片內雙RC晶振提供8MHz和32kHz的頻率，支持片外高速（8MHz）與低速（32kHz）晶振。其中片外低速晶振可用于CPU的實時時鐘，其自帶的后備電源引腳可用于保證系統掉電后的時鐘運行。包含3個12位ADC、4個通用定時器、2個高級定時器、2個基本定時器，此外還包含、3路SPI接口、2路IIS接口、2路IIC接口、5路USART等[2-8]通信接口。

2.2 存儲模塊

存儲模塊存儲的主要是多個邏輯電路的相關配置信息，包括工作電源、邏輯輸入信號設置等。本設計存儲模塊采用SPI總線結構的W25Q128來存儲待測芯片的相關信息。W25Q128是華邦的一款NOR Flash存儲器[9]，這款芯片內部容量為128M-bit（即16M-byte）。一般來說FLASH芯片要改寫某部分物理存儲空間的數據時，必須首先對一定物理存儲空間進行擦除，通常稱其最小的擦除空間為扇區。W25Q128有4096個可擦除扇區，每個扇區4KB（即4096字節），利用不同的擦除指令還可以一次性進行8個扇區、16個扇區或整片擦除。該芯片能夠支持的時鐘頻率可高達133MHz，其原理如圖2所示。

圖2 存儲原理圖

2.3 電子開關模塊

本設計的電子開關采用由NPN和PNP三極管形成的組合來控制繼電器的吸合和斷開，從而控制待測芯片電源上下電的通斷，其原理如圖3所示。

圖3 電子開關原理圖

2.4 顯示模塊

顯示模塊主要用來顯示被測芯片型號、被測芯片上下電循環的次數、被測芯片工作電流、定時開時間、定時關時間等相關信息。本設計的顯示單元采用VK1625B，其是一個內部具有64×8顯示內存的點陣式LCD驅動控制電路。主處理器STM32F103ZET6可通過3線或4線串行接口配置相關的顯示參數和發送需要顯示的數據，也可由STM32F103ZET6通過指令控制使其進入省電模式。VK1625B作為顯示單元，實際應用時線路簡單、軟件程控方便，可以適用于多樣化的LCD應用線路。本設計的顯示原理如圖4所示，采用四線串行控制方式。

圖4 顯示原理圖

2.5 串口通信模塊

本設計采用的串口是為了便于串口終端在電腦實時顯示打印測試數據。由于目前電腦基本沒有串口，本設計采用USB轉UART串口的通信方式，USB轉UART串口通信芯片采用CH340G芯片，其是一個USB總線的轉接芯片。CH340G芯片內置了USB上拉電阻，在實際設計時，CH340G外圍電路設計簡單，UD+和UD-引腳可直接連接到USB總線上。需要注意的是CH340G芯片正常工作時需要外部向XI引腳提供12MHz的時鐘信號。本設計采用的串口通信原理如圖5所示。

圖5 USB轉串口原理圖

2.6 電流采集接口

因為在不停循環的上下電過程中，被測芯片在測試過程中有可能出現斷路或短路現象，因此在實際測試中，需要監測電源工作電流。電流測量通常采用在被測電路中串聯一只小阻值的取樣電阻的方式來進行I/V轉換[10]。為了實現對待測邏輯電路工作電源電流的高精度高質量監測，采用一種高精密電流檢測放大器MAX471。利用MAX471的I/V轉換實現對待測邏輯電路工作電源電流的測量（圖6），其內置電阻精度高，可以和任意電源共地應用，將經過MAX471 I/V轉換來的結果送MAX1361進行模數變換，并由MAX1361實現對電源電流的監測。

圖6 電流采集原理圖

本系統采用的模數轉換器MAX1361是一種10位、4路、低功耗能夠提供中斷輸出的模數轉換器，內部有數字可編程窗口比較器，因具備中斷輸出特性可廣泛應用在自動系統監控中。MAX1361內集成了一個1.7MHz高速I2C兼容的2線串行接口。主處理器可以通過I2C讀取電流采樣數據。在普通模式下該接口連續讀取ADC轉換結果時，最高可支持的最大轉換速率。

2.7 邏輯信號采集模塊

本設計邏輯電路輸出都是脈沖信號輸出，只需監控輸出信號翻轉波形是否正常，重點是監測翻轉頻率是否與設計目標一致。為避免干擾因素影響，本設計采用光耦PC817來對信號進行電—光—電的轉換，實現輸入與輸出電信號之間互相隔離的作用，因為輸入和輸出之間用光耦進行電—光—電的轉換，光耦兩端的電信號不存在直接的電連接，電絕緣能力高，再加上在實際運行中，同一時刻電信號只允許沿一個方向進行數據傳輸，因此可實現輸入與輸出之間互相隔離（圖7），因而能夠提高本系統的抗干擾能力。

圖7 信號隔離原理圖

3 結語

在邏輯電路的上下電測試驗證中引入該基于電子信息集成技術的自動化上下電測試裝置，實踐證明，通過主處理器對待測邏輯電路的后端輸出信號及工作電源電流的結合監控，能夠高效地實現自動上下電和自動監測，相比傳統的人工方式，無論在效率還是可靠性等方面均有了極大的提高。實踐表明，本設計高效、可靠，對提高工作效率具有積極意義。