基于EPS信號完整性研究與設計

黃瑞，劉鍇，潘亮，文禮，丁偉娜

湖南東嘉智能科技有限公司，湖南株洲 412000

0 引言

隨著汽車電子技術的高速發展，人們對汽車駕駛可靠性和安全性也提出了更高的要求，作為汽車駕駛的關鍵部件，電子助力轉向(electric power steering,EPS)系統已成為汽車的標準配置。早期傳統的電動助力轉向系統成本低廉，但其壽命短、可靠性差、效率低等固有缺陷，阻礙了電動助力轉向系統的進一步發展。本文通過研究信號的反射，從根本上減小信號沿傳輸線向前傳播過程中的反射問題，保護器件在穩定條件下正常工作，使得信號輸出更加平穩，控制更加平滑，大大提高了EPS系統的可靠性和效率，延長了電動助力轉向系統的使用壽命。

1 信號完整性介紹

1.1 信號完整性定義

信號完整性(signal integrity，SI)是指信號在傳輸路徑上的質量，傳輸路徑有多種，如普通金屬線、光學器件等。信號完整性包括互連、電源、器件等引起的所有信號質量和延時等問題，信號波形嚴重畸變、信號邊沿不單調，對于上升沿觸發采樣的電路，可能導致對同一數據的多次采樣，造成電路邏輯功能的混亂。最常見的信號反射問題包括：信號振鈴、信號過沖、信號下沖、回勾等，如圖1所示。如果未采取適當的改進措施，電路可能無法正常工作，因此信號完整性必須足夠重視，否則失效的風險將大大增加。

圖1 信號傳播波形示意

1.2 信號反射的產生

信號的反射和傳輸線的阻抗密切相關，只要傳輸線中存在阻抗不相等的點，就會在此處發生反射。假設信號傳輸過程中經過阻抗不相等的點，A阻抗為Z1，B阻抗為Z2,如圖2所示。

圖2 阻抗突變示意

由于電流和電壓不會發生突變，在極短的時間內，分界面兩側的電壓和電流相等。即：

(1)

式中：U1、I1分別為源端電壓和電流信號;U2、I2分別為末端電壓和電流信號。

當阻抗Z1、Z2不相等時，信號就會發生反射，一部分電壓Up沿正向傳播，產生一個正向電流Ip；另一部分電壓Un沿反向傳播，產生一個反向電流In，由于分界面兩側的電壓相等，則：

U2=(Up/Un)±U1

(2)

要使分界面兩側電流相等，有：

I2=(Ip/In)±I1

(3)

通過調整正向電壓和反向電壓的關系，保證電流連續，引入反射系數，反射系數反映反射電壓與源電壓的比值，其中反射系數ρ為：

(4)

式中：UF為反射電壓;UI為源端電壓;Z1、Z2為阻抗。

當ρ=0時，無信號反射；當ρ=1時，即Z2=∞，開路時發生信號全正反射；當ρ=-1時，即Z2=0，短路時發生信號全負反射[1]。

在阻抗匹配的情況下(ρ=0)，負載可以吸收所有信號的能量。在阻抗不匹配，只有一部分能量被吸收，剩余的能量以電波的形式向相反方向反射。反射次數和能量受源阻抗和負載阻抗不匹配的嚴重程度影響。兩種最差情況是開路(ρ=1)和短路(ρ=-1)，分別對應于無限負載阻抗和零負載阻抗。這兩種情況沒有能量被吸收，因此所有的能量都被反射。信號反射產生額外的幅度和延遲，經過傳輸線在源端信號上進行疊加，對于無損傳輸線，信號會無休止地振蕩，對于常用傳輸線，信號振蕩會越來越小，直至趨于穩態值。

信號反射中還有一種常見的現象，邊沿遲緩，也稱回勾。產生這種階梯電壓是由于源端信號在上升沿和下降沿時，反射信號與源端信號進行疊加，當上升沿與反射電壓變化規律一致時，會產生上回勾，在下降沿會產生與源端信號相反的脈沖信號，即下回勾。向下尖峰脈沖示意如圖3所示。

圖3 向下尖峰脈沖示意

由圖3可知，這個向下的尖峰可能會導致邏輯電平的錯誤。在源電壓信號低于UL時，認定為低電平;高于UH時，認定為高電平。而回勾的產生在高低電平來回跳動，當持續時間超過遲滯時間時，會進行誤開關動作，控制不穩定;當用于開關電路時，極易引起信號的邏輯混亂，導致系統性失效。

傳輸線、電源、器件引起的信號質量和延時等問題也無法避免，由于PCB布局走線過程和器件本身引入的大量寄生參數，使得電路設計過程中變得尤為復雜[2]。因此，合適的阻抗匹配、諧振電路的抑制、參考平面的一致性等都需要深思熟慮。

2 EPS信號完整性設計

2.1 EPS系統

EPS系統主要由扭矩傳感器、車速傳感器、減速機構和電子控制單元組成。其中電子控制單元(electronic control unit,ECU)通過PWM驅動電機在導通運行區域和換向過程中正確執行，這就要求在高速開關頻率下，ECU能精確通過PWM的占空比和高低電平進行邏輯控制，使電機能正常且平滑運轉，從而達到電動助力的效果。

2.2 ECU信號分析

ECU包括單片機MCU、電源管理模塊、電機驅動模塊、采樣模塊等，其中電機驅動模塊通過PWM控制驅動電機三相正常運行，驅動電機時，需要驅動電機的上橋臂和下橋臂不能同時導通，如果同時導通，大電流會造成系統失效，其拓撲圖如圖4所示。

圖4 ECU電機驅動模塊拓撲圖

電機驅動模塊中的功率半導體MOSFET、二極管、電容等在開關回路下引入了大量的寄生參數，當阻抗無法匹配時，寄生的阻抗和容抗構成諧振電路，信號反射使得信號發生振蕩、過沖等。在電機運行時，每個工作狀態都有導通運行區域和換向運行區域，每個工作狀態的運行區域時間極短，上橋臂和下橋臂通過MCU進行PWM調制，在調制過程中，既要求驅動信號過沖不超過MOSFET的耐壓值，又需要在高速開關頻率下信號迅速收斂。

2.3 ECU信號完整性設計

在進行驅動電路設計時，首先考慮布局布線時，驅動信號至MOSFET源極走線的長度不宜過長，導致阻抗不匹配引起的高頻振蕩。其次提供足夠大的充電電流使MOSFET柵-源電壓上升到導通電壓，保證MOSFET快速且可靠的導通。在關斷瞬間時，MOSFET柵源電壓通過低阻抗通路快速泄放電流，保證開關管快速關斷[3]。

在開關回路中不可避免會引入寄生參數，環路振蕩頻率計算公式為：

(5)

其中雜散電感Lck主要來源于PCB、器件本身，寄生電容Cck存在于MOSFET的結電容中。在設計電路時要盡量減小傳輸線的長度、匹配的阻抗、合理的布局器件、減小環路的寄生參數，同時選擇合適的MOSFET[4]。

為了兼顧系統的響應時間和穩定性，需將阻尼系數ξ調整為1，其計算公式為：

(6)

其中Rs為導線匹配電阻，不同的阻尼系數，對于減小信號終止時的振蕩起著不一樣的作用，對于EPS驅動電路來說，信號不發生振蕩，也就是ξ=1時，對于控制電路正常運轉發揮巨大作用。不同阻尼系數與響應時間關系如圖5所示。

圖5 不同阻尼系數與響應時間關系

3 實例分析

3.1 電路測試現象

以EPS系統中驅動永磁同步電機電路為例，供電電壓Um為12 V，為驅動電路供電;預驅芯片輸出脈沖寬度調制(PWM)占空比調節A、B、C三相導通順序和時間，A、B、C分別為電機三相，在圖6中描述其中一相的接法，其他兩相類似。其中C1、R3、R4、C2構成上橋臂和下橋臂的緩沖吸收電路;MOSFETU1、U2為半導體功率器件;R1、R2為柵極限流電阻，用于調節MOSFET的開關斜率;對電路進行阻抗匹配，減小信號反射;R5為采樣電阻，對電流進行采集[5]。

圖6 電機驅動模塊設計

此設計選用N溝道MOSFET，其中漏極和源極電壓UDS耐壓值為40 V，器件導通電壓為3 V，持續時間為80 ns，在軟件程序中設置死區時間為2 μs。在測試中發現，以B相上橋臂為例，驅動電路的MOSFET柵源電壓出現回勾，其回勾深度為3.4 V，持續時間為120 ns，超過導通電壓為3 V，器件長時間工作后性能下降。MOSFET柵源電壓測試回勾圖如圖7所示。

圖7 MOSFET柵源電壓測試回勾圖

同時測量MOSFET漏源電壓出現振蕩，最大過沖為27.6 V，振蕩多次后才進行收斂，電壓信號出現嚴重畸變，1 ms后信號才趨于穩定。MOSFET漏源電壓測試振蕩圖如圖8所示。

圖8 MOSFET漏源電壓測試振蕩圖

信號在傳輸過程中，其反射電壓與源電壓12 V進行疊加，過沖最大達到27.6 V，經過多次反射后，恢復12 V正常電壓，詳見表1。發現經過多個振蕩后，系統才穩定輸出。

表1 源電壓、接收電壓及反射系數關系

3.2 電路性能分析與改進

在高速開關管的作用下，信號在PCB板間經過下降沿時發生反射，形成了向下的尖峰，此時回勾的深度已經超過了開關管的導通電壓3 V、持續時間120 ns，大于MOSFET的最短開啟時間80 ns，在這個階段，由于誤導通，會使開關頻率在原有的基礎上擴大一倍，增加了MOSFET的開關損耗。另外，在3 V電壓下，MOSFET不是完全導通，比完全導通下的電阻RDSON要大，增加了MOSFET的導通損耗，在兩種損耗疊加下，大大提高了器件的發熱量，從而增加了系統的不穩定性，嚴重情況下會燒毀器件，造成EPS系統性能失效。因此，回勾深度需要及時處理。在考慮減緩回勾深度時，一方面可以減小回勾深度的幅值，使其小于開啟電壓；另一方面可以通過減小回勾持續時間，當持續時間小于MOSFET的開啟時間時，則回勾深度不影響MOSFET的開關狀態。

對于減小回勾深度，往往通過處理MOSFET的開關速度來實現，信號反射過程中，需要匹配合適的柵極電阻，電阻越大，回勾深度越大，但是過小的電阻會引入新的問題，MOSFET開啟時間會減小，使開關斜率變陡帶來過沖問題，同時還需考慮MOSFET開啟時間大的情況下，同一相上橋臂導通，下橋臂關閉的邊沿，過緩的延時也會促使上下橋臂的同時導通，其時序圖如圖9所示。所以在開啟時間的選擇上，要兼顧回勾、過沖和信號遲延問題上的平衡。

圖9 上橋臂和下橋臂導通時序圖

經過調節R1、R2阻值，發現在傳輸線上加上一個阻值不低于50 Ω、不高于75 Ω時取得良好效果。在下降沿過程中，測試回勾深度為2.4 V，小于MOSFET的導通電壓3 V，滿足設計要求。MOSFET電壓測試回勾改進圖如圖10所示。

圖10 MOSFET電壓測試回勾改進圖

從理論上講，如果反射系數ρ不為0，電路將無限振蕩。但在實際電路中，因為存在阻抗，反射會越來越弱，直至消失。由于PCB走線、器件本身、板間等影響，總會存在雜散電感Lck和寄生電容Cck，其等效電路如圖11所示。

圖11 MOSFET U1導通、U2關閉等效電路

圖10中振蕩問題除了可以通過減小傳輸線的長度，阻抗匹配、器件合理的布局來減小，還有一個重要手段，設計RC緩沖電路吸收電路振鈴，抑制MOSFET在開啟過程和反向恢復過程產生的高頻振蕩。其設計等效如圖12所示。圖中Rs和Cs為RC緩沖電路。

圖12 緩沖電路設計等效

在設計及緩沖電路前，首先確定時鐘和PCB板間固有的電感量Lck，其次通過增加已知的RC緩沖電路，確定引入緩沖電路后的時鐘，再調整阻尼系數ξ為1，計算Rs和Cs。改進步驟如下：

(1)去掉R3、R4、C1、C2，通過示波器測試MOSFET漏源兩端電壓，測出時鐘頻率f0為0.016 7×109Hz。

(2)將R3、R4設為0 Ω，引用輔助電容C1、C2為22 nF，通過示波器測試MOSFET 漏源兩端電壓，測試已知緩沖電路的時鐘頻率f1為0.005 6×109Hz。

(3)計算系數X:

X=f0/f1

(7)

通過計算得到X約為3。

(8)

得到Lck=33.06。

(9)

得到Rs=0.48。

(6)取符合實際工程的Rs為0.47 Ω，重新計算Cck:

(10)

得到Cck=267 nF。

通過上述6個步驟，選定RC緩沖電路的電容C1、C2為270 nF和電阻R3、R4為0.47 Ω，其他兩相緩沖電路同理，重新進行測試。MOSFET漏源電壓改進測試如圖13所示。

圖13 MOSFET漏源電壓改進測試

改進后信號在傳輸過程中，過沖最大達到22.93 V，小于MOSFET漏源電壓的耐壓值40 V，經過兩次反射后，恢復12 V正常電壓，振鈴消失，系統穩定輸出，符合設計要求。改進后的源電壓及接收電壓及反射系數關系見表2。

表2 改進后的源電壓及接收電壓及反射系數關系

4 結束語

本文采用電機驅動電路對EPS信號完整性進行了試驗分析，討論了信號反射、反射類型以及如何消除和減小信號反射，實例分析過程中通過研究信號的反射來源，從根本上減少信號沿傳輸線向前傳播過程中的反射問題，保護器件在穩定條件下正常工作，為EPS電路的可靠性設計提供了一種有效的方法，這對后續電子轉向系統中ECU的功能設計和可靠性設計具有重大意義。