抗混疊濾波器對ECT系統性能的影響

馬 敏，張曙旻

(中國民航大學 電子信息與自動化學院，天津 300000)

0 引言

濾波器是一種從被噪聲畸變或污染了的信號中提取有用原始信號的電路，根據其選頻功能可分為低通、高通、帶通、帶阻及全通濾波器，在通信、信號處理、儀器儀表和自動控制等領域有著廣泛的應用，其設計任務是根據給定的截止頻率、通帶增益、品質因數等性能指標選定電路拓撲、濾波特性并確定元器件參數[1-5]。

電容層析成像(ECT，electrical capacitance tomography technology)是一種可視化成像技術，可用于各種工業過程中的參數測量和過程監測，包括氣力輸送、輸油管道及硫化床等。與其他過程成像技術(如X光、光學和超聲波)相比，ECT具有速度快、無輻射、無創、成本低、對惡劣環境適應性好等優點。電容層析成像的基本原理是根據測量傳感器內部不同的介電分布測量電極對之間的電容變化，然后實時重建截面圖像，以反映感興趣區域的濃度和介電常數分布。

近年來，ECT系統在工業過程中已經得到廣泛應用，曼徹斯特大學田文斌等提出了一種新的ECT傳感器結構，實現了傳感器內徑在一定范圍內的可調，從而改變了傳感器的電極間隙比，這種新結構可以使ECT傳感器適應被測物體直徑的變化[6]。利茲大學李小徐等設計和構建了定制的雙平面 ECT 傳感器，用于研究流化床內的流體流動過程[7]。天津大學楊程義等做了基于FPGA的ECT數據采集系統，開發了C++層析成像軟件，實現了高速實時數據采集和通信、可視化過程參數計算，實測采集速率745 fps[8]。俄亥俄州立大學的Warsito等開發了一種改進的動態神經網絡圖像重建算法[9]。英國諾里奇研究所的研究人員也對ECT的成像方法做了描述[10]。北京航空航天大學曹章等提出了并行的ECT測量系統，可以同時測量激勵電極和其他所有測量電極間的電容值，并用于捕捉火焰的動態過程[11]。天津大學崔自強等使用具有冗余電極對的差分電容傳感器來消除固定的雜散電容，平均提升10.8 db的信噪比[12]。王化祥等設計了一套基于數字采集方法的ECT系統，使用相敏解調和持零開關策略，提高了數據采集速度[13]，北京航空航天大學的徐立軍和周海立等設計了一套基于數字開關解調的電容層析成像系統，不需要參考信號，也無需乘法，簡化了系統設計[14]，巴斯大學的Ye與Soleimani等開發了一套基于平面陣列的ECT系統[15]，北京航空航天大學曹章等結合數字遞歸解調測量模式，具有較高的時間分辨率[16]。

ECT技術的關鍵是微小電容檢測技術[17]。曼徹斯特大學楊五強教授研制的 AC橋電容檢測電路, 其分辨率達 0.1 fF,有效地消除了雜散電容影響[18]。

在ECT測量電路中，濾波器的時延是ECT系統數據采集速率的主要限制之一，對于某些需要較高成像速度的應用場景，例如航空航天領域對高速性、靈活性的要求。濾波器的時延是影響數據采集速率的重要因素。因此，有必要為電容層析成像系統的濾波器的動態響應進行分析，以便為ECT系統設計合適的濾波器，以減小系統的時延。

1 系統結構

要對電容層析成像進行圖像重建，要通過電容傳感器測量邊界電壓和電容[19]。傳感器通常安裝在管道外壁，不會與內部的流體直接接觸，因此不會對內部的流體造成影響，而且也能減少對電極面的磨損和腐蝕，能延長傳感器的使用壽命[20]。

典型的測量電路如圖1所示。采用FPGA的直接數字合成(DDS，direct digital synthesizer)信號發生器產生正弦波激勵信號，它的幅度、頻率和相位可編程。正弦波激勵信號頻率為10 kHz，通過激勵測量切換電路施加到測量電級上。通過電極間電容的電流通過激勵測量切換電路經程控放大(PGA，programmable gain amplifier)，將來自相鄰電極對的信號和來自所有其他電極對的信號放大不同的倍數。雜散電容對測量電路中的電容測量沒有影響。采用低通濾波器進行抗混疊濾波，并通過AD轉換，使用FPGA進行相敏解調，測量數據通過成像算法實現圖像重建。

圖1 系統結構圖

2 理論分析

當考慮運放的非理想特性(有限開環增益a、有限輸入阻抗ri、非零輸出阻抗ro)時，圖2中的等效電路如圖3所示。拉普拉斯形式的方程可以寫成：

(1)

U-(s)=Uo(s)

(2)

(3)

(4)

當ri→∞，ro→0時

H(s)≈

(5)

H(jw)=

(6)

截止角頻率ω0和共振因子分別為：

(7)

(8)

當a→∞時，運算放大器的開環增益可以近似表示為:

(7)

(8)

(9)

由上式可以看出，LPF的幅頻響應由其截止角頻率ω0和諧振因子Q決定，并且受運放非理想特性的影響。當單位階躍作為輸入時，

Ui(s)=1/s

(10)

輸出為：

(11)

它可以分解為：

(12)

其中:s1和s2是傳遞函數H(s)的兩個根。

它可以分解為:

(13)

通過拉普拉斯逆變換，可以在時域內得到輸出電壓uo(t):

uo(t)=1-u1(t)+u2(t),t≥0

(14)

其中:

(15)

(16)

圖2 二階LPF

圖3 二階LPF的等效電路

由公式(15)和(16)可以看出，LPF的階躍響應由其截止角頻率ω0和諧振因子Q決定，由(15)計算的濾波器單位階躍響應在ω0為100 kHz和Q分別為0.5、0.6、0.707和1.0時如圖4所示。顯然，在截止角頻率相同的情況下，諧振系數對瞬態過程有較大影響。

圖4 二階LPF的階躍響應

3 仿真

采用MULTISIM 14軟件模擬了諧振因子、濾波器階數和其它元件參數對LPF瞬態過程和時延的影響，優化了濾波器的設計。

3.1 諧振因子的影響

當選擇了LPF的類型時，其截止角頻率ω0將由電阻和電容決定。理論上，諧振因子Q是影響濾波器動態響應的唯一變量。如果使用如圖2所示的二階LPF在500 kHz時提供54 dB(即1/500)的衰減，并且當輸入電壓是5 Vp-p的正弦波時，可以確定電容C并且參數m可以變為1以簡化電路。因此，Q將隨另一個參數n而改變，并且還應改變電阻R以調整截止角頻率ω0以滿足衰減。

對一個瞬態過程進行了模擬，以確定濾波器在以下條件下的階躍響應：

1)輸入信號是單位階躍信號;

2)運算放大器(μA741)的GBP為2 MHz;

3)轉換率為0.5 Vus-1；

4)輸入電阻為2 MΩ；

5)輸出電阻為75 Ω；

6)m=1；

7)C=100 pF。

根據誤差為1%的準則計算時間延遲t。結果如表1所示，其中LPF 的諧振系數Q從0.5變為1.0。由表1可以看出，當諧振因子Q接近0.6時，二階LPF的時延達到最小。仿真結果表明，當其它參數如ω0、m、C和運放類型發生變化時，可以得出相同的結論。這也可以在圖4中看到。

表1 時延隨諧振因數的變化

3.2 器件參數的影響

理論上，LPF的動態響應僅由其截止角頻率ω0和諧振系數Q決定，然而，在實際應用中，動態響應可能會受到其他參數的影響，例如運放的非理想特性(即有限和頻率相關增益，有限輸入阻抗和非零輸出阻抗)。

使用4種不同的運算放大器來構建圖2所示的二階濾波器：1)通用運算放大器μA741;2)超低偏置電壓運算放大器OP07;3)低噪聲、精密運算放大器OP27;4)高速運算放大器LM6364;5)寬電壓輸入范圍運算放大器AD817。與前面的例子類似，濾波器被設計成在500 kHz時提供54 db的衰減。表2比較了4個運算放大器的主要特性。

表2 5種不同運放的特性

表3 時延隨其他參數的變化

使用LM6364搭建的濾波器產生高頻振蕩，其振幅約為0.7 V，即使在輸入接地時，頻率也為100 MHz。高頻振蕩的振幅和頻率隨電容C的變化而變化。因此，LM6364不能用于構建如圖2所示的濾波器。其他4個濾波器的設計值分別為Q=0.6和m=1。表3比較了不同電容C下的結果。因為所有這些濾波器都設計為提供500 kHz，54 dB的相同衰減，所以即使電容保持不變，也應改變不同運放的電阻。

從表3可以看出，使用OP07和C=100 pf的情況下，最短延時為26 μs。由于OP07在這些運算放大器中具有最窄的GBP和最慢的轉換速率，因此在高頻下呈現最大衰減。因此，可以將較小的電阻與OP07一起使用，以實現相同的衰減。當使用低GBP和低轉換率的運算放大器時，隨著電容的增加，時間延遲將急劇增加。然而，如果電容減小，則應使用更大的電阻來滿足設計的截止頻率。由于運放的輸入偏置電流，運放輸入端的大電阻將導致輸出偏置電壓的顯著增加。因此，電容值不能太小，在100到1 000 pF之間比較合適。

3.3 濾波器階數的影響

當LPF的諧振因子Q固定時，其時延由截止角頻率ω0決定。高階的低通濾波器會產生更大的衰減率。因此，更高的截止角頻率可以實現相同的衰減，從而擁有更短的時間延遲。模擬了6個不同階數p和不同諧振因子Q的LPF，在500 kHz時，使用運放OP27設置參數m=1，衰減率為54 db。由于四階低通濾波器可以由兩個二階低通濾波器級聯而成，當濾波器的輸入電阻較大時，它可能會產生顯著的輸出偏置電壓。因此，采用較大的電容來降低電阻。各階次、時延等參數比較見表4。

表4 時延隨階數的變化

從表4可以看出，與二階低通濾波器相比，四階低通濾波器具有較高的截止角頻率和較小的延時。與二階LPF不同，當諧振因子Q為0.5時，四階LPF的時延最短，為22.4 μs。因此設計如圖5所示的實驗電路。

圖5 實驗電路

4 硬件平臺搭建

4.1 差分式電容傳感器及電路

差分電容傳感器的測量電極一般是由銅箔構成，成對的布置在待測場域周圍，其尺寸可以根據待測場域的需要調節，通常是偶數個。測量電極通常安裝在待測場域外部進行無損檢測，所以不會直接與被測物質相接觸，因此不會對內部的物質造成影響。而且電極片只會被空氣氧化，不會被腐蝕，壽命也比較長。傳感器模型如圖6所示。

圖6 傳感器模型圖

通常由屏蔽罩、差分電極、測量電極、管道壁、管道介質及成像區域組成。圖7所示為帶差動電極的傳感器示意圖。測量電極Em1和Em2之間的電容Cm與差動電極Ed1和Ed2之間的電容Cd不同，但可以通過調整Cd來平衡。在電極Em1和Em2上分別施加1 V和-1 V的電壓，流經電極Em2和Ed2的電流極性相反。將電極Em2和Ed2連接到C/V調理電路中，電流加到運算放大器的反相輸入端，并轉換為電壓信號，其幅度與(Cm-Cd)的值成正比。由于Em2和Ed2都保持在虛地狀態，所以電極Em2和Ed2之間實際上沒有電位差，沒有電流流過Cw2。同時，電容器Cw1不通過電容器Cm和Cd產生任何電流。Cp1和Cp2對電路的輸出信號沒有影響。

圖7 差分電極

(17)

其中:w是激勵信號的角頻率，Rf和Cf是反饋電阻。當1/jwCf>>Rf時，式(17)化為:

Vo(t)=-jw(Cm-Cd)RfVi(t)

(18)

該輸出信號經過C/V信號調理之后，再經程控放大和抗混疊濾波，并由高速A/D采樣，轉換成數字信號準備下一步的解調處理。

4.2 開關通道選擇電路

每個電極被設置為具有3種性態，一為激勵，一為測量，如果不為這兩種性態，則位于高阻態。其中只有一個電極處于激勵性態，其他的電極只能在同一時間處于測量性態。電極片各種狀態的切換受CMOS數字開關控制，但是CMOS器件的頻繁動作勢必會導致電路不斷處于瞬態，此時電路不穩定，同時CMOS開關還會引入耦合電容，并且耦合電容將會遠遠大于待測的電容值。因此，設計如圖9所示的開關電路。 當開關S3、S4打開，開關S1、S2閉合時，激勵信號作用于電極片，電極處于激勵狀態；當開關S1、S2打開，開關S3、S4閉合時，電極直接接入C/V測量電路，進入測量性態。 此時，開關引入的耦合電容通過S3與地相連，所以耦合電容對測量結果干擾較小。如果既不采用激勵狀態，也不采用測量狀態，則電極必須處于高阻狀態。如果S3閉合，而S1、S2、S4打開，則電極既不與激勵信號連接，也不與測量電路連接。 此時，電極信號電平無法分辨，電極處于高阻抗狀態。

圖8 差分電極C/V電路和測量電極C/V電路

平臺采用內部有4個開關的CMOS開關芯片，這樣可以大大減少PCB布線的難度，此開關芯片內部有兩個常開兩個常閉的開關，只需要通過簡單的數字邏輯信號0/1的轉換即可切換開關的運行狀態，因為測量平臺需要頻繁進行開關操作，并且需要開關通斷時耦合電容小，開關速度快，此芯片最大開通電阻僅為35 Ω，最快開通時間僅為175 ns，最大輸入電流僅為0.5 μA，關斷時的耦合電容僅為9 pF，支持單電源供電，所以選擇DG413作為開關芯片。

每一個C/V轉換電路都單獨對應著一個電極板，由圖10可知，一個電極的測量狀態、激勵狀態、高阻態分別由兩個開關信號來控制，控制信號SW101、SW102分別與內部開關S1、S2相對應。此時，當把控制信號SW101、SW102分別設置為00、11就可以使電極處于激勵、測量狀態。由于采用了12電極的系統，每一塊通道板布置了4個C/V電路，故需要采用了三塊測量板，所以，每一塊測量板都需要至少8個控制信號，這對FPGA的IO口數量要求較高，為了節省資源，將測量板測量通道設置為輪流選通，即先選中三塊測量板中的一塊，然后發送控制信號，控制信號通過鎖存器后將會成為同時鐘域信號，有利于消除毛刺同時將信號保持，當前測量板完成測量后再選通另外兩塊測量板，如此循環往復。

4.3 激勵信號生成電路

硬件平臺使用正弦波交流電壓信號作為激勵施加到待測電極上，為了能使A/D的量程得到充分利用以及適用于不同種類介質的測量，要求正弦波信號的幅值和頻率可以調節，正弦波激勵信號頻率越高，平臺采集和響應速度越快，但相應的，數據處理也會越復雜，甚至有用信號完全淹沒在噪聲中，因此，一般采用1 K以上的激勵頻率。本平臺使用FPGA編程產生正弦波的數字量，通過D/A轉化為模擬的、離散的正弦波，再通過重建濾波器產生連續的正弦波激勵，此方法產生的正弦波頻率、幅值可編程，具有電路簡單、成本低、抗雜散能力強等優點。

FPGA產生的激勵信號信號頻率的動態浮動較大，要求D/A芯片具有較高的無雜散動態范圍，激勵頻率高，要求轉換芯片由較高的工作時鐘，此D/A芯片無雜散動態范圍可達83 db，最高工作時鐘125 MHz，如果激勵頻率為100 kHz，可以輸出1 250個點的正弦波。

圖9 T型開關電路

圖10 開關選通電路原理圖

正弦波數據通過12位IO口連接到D/A芯片，在時鐘上升沿來臨時，D/A芯片的兩個輸出IOUTA和IOUTB將會產生幅值相等，相位相差180°的模擬正弦信號。產生的互補電流輸出為:

IOUTA=(DACCODE/16384)*IOUTFS

(19)

IOUTB=(16383-DACCODE)/16384*IOUTFS

(20)

圖12 C/V轉換電路原理圖

其中:DACCODE代表D/A轉換器編碼，IOUTFS=32*IREF，IREF由電阻決定。D/A轉換電路如圖11所示。

圖11 D/A電路原理圖

4.4 C/V信號調理電路設計

由于ECT圖像重建對于數據的精度要求高，本文中使用非常經典的交流激勵C/V信號調理電路，為了保證采集數據的精度，采用內部由兩路放大器的集成運放，一路作為信號調理，一路作為單位增益放大，可以提高信號的抗干擾能力，提升信噪比，同時噪聲信號也不會被放大太多導致有用信號完全淹沒。電路設計如圖12所示。

利用回路電流法分析C/V電路的輸出：

(21)

U-=U+=0

(22)

聯立(21)和(22)式，可得:

(23)

當反饋電容的模|1/(jwCf)|遠遠小于反饋電阻Rf時，|jwCfRf|>>1，電路的輸出電壓可以表示為:

(24)

C/V信號調理電路后連接的是同相比例放大電路，為單位增益，所以總的電路輸出為:

(25)

4.5 程控放大電路設計

由于電容傳感器測得的電容值動態范圍比較大，能夠相差幾倍到幾百倍，由于測量得到的結果比較小，此信號是沒辦法直接處理的，所以對信號的可控放大顯得尤為重要。但是放大多少也需要仔細的考慮，因為電路的測量結果中存在大量噪聲，放大的同時這些噪聲也會得到同比例的放大。當電路測量值比較大時，如果此時仍然采用微弱信號的放大倍數，可能會超出電路的量程范圍；因此，為了適應電路的量程，充分識別信號的大小，要選擇可變增益的放大電路。這樣也會有利于后續的圖像重建。本設計采用THS7001是高速可編程放大電路，適合負載阻抗經常變化的應用場景。

此芯片具有高帶寬，寬電壓輸入范圍，信號放大能力強，通過3個邏輯控制引腳即可實現0到10 db的放大，基本可以滿足測量的要求。

圖13 程控放大原理圖

4.6 數字正交解調

數字正交解調是一種基于匹配濾波原理的數字正交解調方法，是ECT系統中應用最廣泛的數字解調方法。數字正交解調的功能框圖如圖14所示。首先，使用模數(A /D)轉換器對信號進行采樣，將離散信號輸入到兩個乘累加器(MAC)中，即MAC1和MAC2。同時，直接數字合成(DDS)產生的兩個正交參考信號sin(ωk)和cos(ωk)也分別輸入到兩個MAC中。然后分別從MAC1和MAC2輸出解調信號的實部和虛部。最后，利用坐標旋轉數字計算機(CORDIC)的知識產權核計算幅值和相位信息。

圖14 正交解調FPGA實現示意圖

數字正交解調的原理可以表示為：

(26)

分別與參考信號做乘累加運算可得：

(27)

(28)

(29)

其中:R和I分別為正弦信號解調結果的實部和虛部。

5 實驗

5.1 濾波器實時性實驗

建立如圖5所示的四階LPF，它由兩個二階LPF級聯，具有相同的截止角頻率1 MHz和相同的諧振系數0.5。用直流5 V階躍電壓輸入對電路進行測試，并用數字示波器記錄階躍響應，結果表明，系統的時延為24 μs，與仿真結果基本一致。當施加530 kHz和5 Vp-p的正弦波時，輸出電壓為13 mVp-p，衰減51.7 dB。

對于實際的N電極電容層析成像系統，數據采集時間t可以估計為：

(17)

其中:m是測量數，tset是電容傳感器的設置時間，包括濾波器的響應時間，tmux是多路選擇器、DAC、PGA等的設置時間，tconv是ADC的轉換時間。

先前設計的二階低通濾波器基于uA741，截止角頻率為103 kHz，諧振系數為0.6，延時為78 μs，優化的四階低通濾波器基于OP27，截止角頻率為1 000.7 kHz，諧振系數為0.5，延時為24 s，tMUX=2 μs，tconv=1 μs，因此，采用兩種不同LPF的十六電極ECT系統的數據采集時間分別為1.53 ms和0.72 ms。數據傳輸時間估計為0.28 ms。因此，總數據采集時間分別為1.81 ms和1 ms，十二電極系統的數據采集速率從552幀/s提升到1 000幀/s。對兩種測量電路的噪聲進行了統計分析，改進前，噪聲的均方根值為0.023%，信噪比為72.8 dB，改進后，噪聲均方根值為0.021%，信噪比73.6 dB。

圖15 階躍響應的實驗結果

在ECT測量平臺中，有一個影響采集實時性的關鍵問題，就是電路開關在不斷的切換過程中引起的瞬態過程，例如濾波器響應時間如圖15所示。此問題在ECT平臺中廣泛存在。因此在設計和測試平臺時，不能忽視電路瞬態帶來的影響。ECT數據采集平臺工作中，模擬濾波器耗費時間較多。可以通過降低系統精度來從而在一定程度上提高系統的實時性，但這并不可取，勢必會加劇圖像重建逆問題的病態性，導致重建圖像質量的下降。因此，通過改進程序，不在檢測信號的過零位置，而是在信號變化之后，大約一個時鐘周期，開始開關切換操作，此時令激勵信號為零，這段時間就稱之為“持零”時間。此時FPGA產生的是間歇式的正弦波，此時的測量信號還在變化當中，并不是我們想要的平穩狀態下的測量值，利用這段時間進行電路切換避過打開關造成的電路瞬態，而且無需等待，提高了測量平臺的工作效率。

圖17 差分激勵信號和示波器顯示

圖18 電路板PCB圖

時序控制如圖16所示，首先FPGA產生了兩個連續的同步SyncOut脈沖。第一個脈沖用于計數器和寄存器的復位。第二個脈沖產生時間觸發信號Time Trigger，開始設置寄存器。WGOn信號表明DDS已經準備好需要的波形，SourceData的信號為11.25 kHz時的正弦波。從正弦波第二周期開始，波形的每個周期都產生Phase0信號。第一個Phase0信號產生ProjectionStart信號，提示正確設置所有模擬開關。實際的數據采集被Phase0信號延遲，以提供足夠的時間來穩定。用單頻完成第一次采集，用混合頻率波形開始第二次采集。ADC在獲取timeflag信號期間獲取電壓數據，數據采集完成后，產生ResultOn信號，啟動相敏解調。ResultOk代表相敏解調完成。NewResultOn和NewRsultOK代表流水線操作。FIFOLength代表在FIFO中存儲的解調數據的大小。

5.2 信號源實驗

ECT測量需要外加激勵信號，一般采用正弦波信號作為激勵信號源。FPGA內部資源即可實現差分激勵波形，MODELSIM時序仿真和示波器采集到的激勵波形如圖17所示。兩個激勵信號相位相差180度、幅值時刻相等。需要注意的是，FPGA的控制字更新速度需要慢于外設的數模轉換速度，如果FPGA轉換速度過快，器件響應跟不上，就會造成波形失真、斷點和不平滑。通過調節參考電壓，可以使得輸出激勵信號的幅值在1 V至20 V之間可調，可以靈活控制激勵電壓的強度，從而在一定程度上充分利用模數轉換器的模擬輸入量程，以使得平臺達到最佳工作狀態。

圖16 持零開關的實驗過程

5.3 信號完整性實驗

電路板如圖18所示，對電路板進行板級測試，由于電路板中有鋪銅，測量的物理量也是電容值，在電路的各種轉換中存在不斷的充放電，等效為引入了電容影響測量結果。同時，電路板有打孔，使得信號正向通道和反向通道并不能完全一致，這將會導致信號回路阻抗發生變化，引起失真。

所以在改進PCB時需要注意以下幾個方面，激勵信號輸出端到測量信號的整個回路上不能鋪地。若使用的是多層板，也需注意電源層和地層不能鋪在該回路下面。若需要走線，需采用單線，不能大面積鋪銅。屏蔽線的接地端與系統地要采取單點連通的方式。信號采集電路的各信號線之間要盡量遠離，特別是激勵信號線和測量信號線。晶振應盡量靠近CPU，整個晶振回路所包含的面積應盡量小，即兩條信號線要緊挨著布。所有元件，應盡量擺放在同一面。電阻電容盡量按相同的方向擺放整齊。電源線需要粗些，按1 A電流1 mm的線寬來走線。盡量將各種通信線路設置為全雙工模式，即一根數據線既能接收數據又能發送數據，雖然會降低一些運行速度，但對減少PCB的互聯有很大幫助。FPGA的高管腳數和高管腳密度以及特殊封裝可能會造成焊接困難，可以在制板時就讓廠家用貼片機貼好并焊接完成然后再自行焊接連接到板上的其它芯片。在很小的面積上有如此多管腳，以致布線困難，但盡量能不打孔就不打孔以免破壞信號阻抗回路。

5.4 數據解調實驗

為測試濾波器的有效性和可行性，需要使用該硬件平臺進行實驗，實驗裝置由函數信號發生器、示波器、和硬件平臺組成。

圖20 FPGA時序控制和解調結果Chipscope查看

函數信號發生器可以以1 GS/s的采樣速率工作，提供兩個100 MHz帶寬的通道。其內存大小為120 k，電壓范圍為20 mVp-p到10 Vp-p。示波器為采樣速率為2 GS/s，帶寬為350 MHz。實驗中函數信號發生器產生的噪聲信號Vn幅值為0.2 V，頻率為10 MHz。

使用硬件實驗平臺產生激勵信號Vs，激勵信號Vs和加性噪聲信號Vn分別應用在電容測量電路中。

由于圖19中所示的電容測量電路是基于反相放大器的原理，所以它顯示的采集信號與原始正弦波信號反相。由于有抗混疊濾波器的存在，示波器顯示的采集信號中的噪聲被抑制。

圖19 示波器采集的信號

將平臺輸出的一路激勵信號調節到A/D的量程范圍內，將此信號直接接入測量電路進行測試。使用在線邏輯分析儀ChipScope實時觀察AD轉換后的數字化波形，如果出現波形失真則繼續調節激勵電壓直到達到芯片測量范圍。圖20即為被在線邏輯分析儀Chipscope實時在線抓取的解調的信號狀況，被抓取的信號q即為當前電壓幅值所對應的解調結果，以十六進制顯示。圖20中下半部分的正弦波是模數轉換器轉換后的波形。可以看出為階梯狀，這是對模擬信號離散化造成的。利用激勵信號產生標準的1 V、1.5 V、2 V、2.5 V、3 V正弦信號。解調結果如表5所示。

5.5 信噪比實驗

為測試濾波器濾波精度能否達到成像的要求，需要測試平臺的信噪比，一般情況下信噪比達到60 db以上才能實現成像。選取一個電極作為激勵源，其他電極做測量端，經過C/V信號調理電路以及后續的放大、濾波電路后得到的結果如表6所示，可以看出，采樣得到的電容值基本在模數轉換芯片測量范圍內。

表5 解調結果

使用帶有屏蔽的傳感器測量空氣的電容值如表6所示。可以看出，數據分布成U型，而且兩兩相鄰電極之間測得電容值較大，相距較遠的電極測得電容值相差不大，這是因為空氣的介電常數比較小，我們在測量時只是以空氣作為標定，最終測得的時電容相對空氣的變化量。

表6 計算的電容值

為了定量的評價測量平臺的性能，引入信噪比(SNR)，各通道信噪比定義如下：

(18)

圖21 空場和滿場各通道信噪比

由圖21中數據可看出，測量空氣時，信噪比約為42 db，測量非導電物質時，信噪比約為61 db，滿場時信噪比相對空場會高，這是由于滿場時電容測量值比測量空氣時的電容值大，而電路自身引入的噪聲可以認為是固定的。測量500次，電容測量值標準差如圖22所示，可得電容值最大標準差不到0.5 fF，說明測量平臺測量結果具有準確性和真實性。

圖22 電容標準差

5.6 靜態實驗

使用12電極傳感器開展靜態實驗測試平臺性能，硬件平臺測得的傳感器邊界電壓值后，通過串口將測量數據發送至個人電腦，利用MATLAB R2015a的編程實現LBP、Landweber、Tikhonov算法，將平臺實際測量的數據代入圖像重建算法，得到內部介質的介電常數分布圖像，為測得更準確的電容值，將電容傳感器外圍包裹銅箔做屏蔽罩，成像結果表7所示。

表7 成像結果

圖23 實驗平臺的靜態成像

由表7中結果可知，濾波器濾波后的數據信噪比較好，硬件實驗平臺對于不同的流型均能得到較好的重建圖像，從3種算法的成像結果均可以清楚的判斷出空心亞克力管的位置。Landweber算法和Tikhonov算法的圖像重建質量要比LBP算法好。

6 結束語

在ECT系統中，抗混疊濾波器響應時間是影響平臺實時性的重要因素，濾波器在設計時主要關注截止頻率和諧振系數，而另一個重要的參數，即動態響應的瞬態過程也很重要。通過研究電容層析成像系統中抗混疊濾波器的動態響應。特別是通過理論分析、仿真研究了抗混疊濾波器的階躍響應，分別研究了諧振因子、元件參數和濾波器階數對時延的影響。設計了四階抗混疊濾波器。實驗證明，四階抗混疊濾波器具有較快的穩定時間和較短的響應時間。進行了硬件試驗平臺的搭建，引入差分式電容傳感器、通道選擇控制電路、激勵信號生成電路、C/V信號條例電路、程控放大電路、AD/DA轉換電路等。對搭建的測試平臺進行了試驗驗證，分別試驗了濾波器實時性測試、為了濾波器和其他電路的響應能匹配上，繼續進行了持零開關試驗、PCB信號完整性測試、信噪比試驗和靜態成像試驗。同時，得出以下結論：

1)LPF的階躍響應主要由其截止角頻率和共振因子決定。

2)通過對元件參數的優化，可以減小LPF的延時。

3)與二階低通濾波器相比，高階濾波器可以提供較短的衰減時間，提高了測量速率。

4)FPGA需產生間歇式的正弦波，在過度時間內完成電路轉換以匹配濾波器響應。

5)四階濾波器引入后，測量平臺具有較高信噪比，對不同流型進行成像試驗，均取得良好效果。