具備HART主站功能的模擬量采集模塊設計

胡中澤，靳子洋

(國核自儀系統工程有限公司，上海 200241)

0 引言

現場總線技術一直是過控制領域最熱門的技術之一，它具有開放性、分散性、可互操作性、低成本等諸多優勢[1]。通過現場總線，數字通信技術可以延伸到現場儀表，給控制體系帶來革命。但是現在工廠中的儀表大部分還保留4～20 mA的模擬信號，在模擬設備向數字設備過渡的階段，HART(highway addressable remote transducer，可尋址遠程傳感器高速通道)協議作為一種開放性協議，可以同時兼容數字信號和模擬信號[2]。HART協議已經成為智能儀表“事實上”的標準[3]。在工業自動化儀器儀表應用領域中以HART總線為通訊方式的單表完全成了行業的標準和標配[4]。HART基金會與時俱進提出了無線HART協議，兼容現有的所有HART設備，采用了時分多址、跳頻以及無線網格網絡等多種技術，是面向過程測量、過程控制和資產管理全面應用的一種可靠的無線協議，其可以滿足工業工廠對于可靠、穩定、安全的無線通信方式的關鍵需求，并于2008年獲得國際電工標準委員會的認可，成為一種公共可用的規范[5]。

基于HART協議強大的生命力，HART儀表在工業自動化領域應用廣泛，國內外各大儀控系統廠商都對HART儀表的接入提供支持。NuCON(系統商標)作為一種具有完全自主知識產權的DCS系統，也對HART儀表提供了完善的支持。一般DCS系統接入HART從設備時，周期性查詢讀取的僅限于主變量，NuCON不禁查詢主變量，還可以查詢擴展變量。一般情況下，現場應用對HART通信周期要求并不高，但是在一些特殊場合，比如希望主變量作為反饋使用，就需要HART通信周期越短越好。針對這樣的特殊應用需求，設計開發了一種快速HART模擬量采集模塊，提高HART通信效率的同時，還可以通過配置，靈活設置查詢變量范圍。

1 采集模塊結構及工作原理

模擬量采集模塊的系統如圖1所示，模塊設計了8個通道，每個通道都具備HART主站功能，模塊通過兩路以太網與控制器通信。

圖1 模塊原理框圖

模塊設計基于CPU+FPGA架構，CPU與FPGA之間采用PCIe總線通信。PCIe總線是高速串行總線，第三代IO總線標準，串行總線的特點讓PCB信號線減少，布線難度減小，布線性能提高、PCB空間利用效率更高、連接器尺寸更小，而且系統帶寬也更高，這提高了設計靈活性，節約了系統成本[6]。FPGA與模擬量采集通道和HART通信通道分別使用SPI接口連接。SPI接口是一種主機與外圍設備進行同步串行通信的總線協議，不需要進行尋址操作，且為全雙工通信，其速率已知最高可達50 Mbps[7]。FPGA與通道間使用隔離器件進行隔離。通道電路與外部設備連接，隔離的目的是防止外部通道出現故障時影響到FPGA和CPU正常工作，甚至是損毀。

HART通道的核心器件是HART調制解調器，其采用UART接口。HART協議采用基于Bell202標準的FSK頻移鍵控信號，在低頻的4～20 mA模擬信號上疊加幅度為0.5 mA的音頻數字信號進行雙向數字通訊，數據傳輸率為1.2 Mbps。從數據傳輸速率上看，HART通信屬于低速通信。UART是一種廣泛使用的低速串行接口，遵循的協議是RS-232C標準[8]。該標準規定的典型數據傳輸速率為300 bps、1 200 bps、2 400 bps、9 600 bps、38 400 bps、115 200 bps等。因此，HART調制解調器選擇UART作為與處理器的接口是一種比較合適的選擇。

在FPGA和HART調制解調器之間使用了協議轉換芯片，其作用是實現SPI協議與UART協議之間的相互轉換。FPGA即可以模擬SPI時序，也可以模擬UART時序，之所以設計協議轉換，是因為受到FPGA的IO管腳數量限制。此外，在較高速率的SPI協議與較低速率的UART協議之間進行轉換，使得HART調制解調器之間可以以流水線方式工作。HART信號是正弦調制波，1 200 Hz代表邏輯“1”，2 200 Hz代表邏輯“0”[9]。因此，它可以經耦合網絡，通過隔直通交電容耦合疊加到模擬量信號上去。

模擬量采集通道負責將外部輸入的模擬量轉成數字量，通過切換開關控制，可以支持輸入電流信號或者電壓信號(HART功能僅在電流模式下被支持，電壓模式下HART功能被切離，下文如無特別說明，默認工作在電流模式，所述模擬量信號為電流信號)。FPGA通過SPI接口對模數轉換器進行配置，控制模數轉換，讀取轉換后的數據。模擬量采集通道的核心部件是模數轉換器，其功能是將模擬信號轉換成數字信號，是連接模擬量和數字量的橋梁。可以直接從自然界獲取的信號大多都是模擬信號，比如電壓、電流、溫度、壓力、聲音、振動等，傳感器可以將這些信號轉換成電流或電壓等電信號。當今數字系統因其強大的數字信號處理能力而獲得廣泛使用，而將其用于模擬信號處理時需要借助于模數轉換器實現模擬量到數字量的轉換。

對模擬量信號來說，疊加其上的HART信號是干擾信號。此外，接入外部設備時，還可能會引入傳導、輻射等干擾信號。所以，需要設計濾波器電路，濾除各種干擾信號。為獲得高精度的采集測量結果，僅有硬件濾波器遠遠不夠，還需要對模擬信號轉換后的數字量采用數字濾波技術進行濾波處理。

設計的模擬量采集模塊用于工業控制，工業環境一般都比較惡劣，還要防止施工人員誤接線損壞采集模塊，所以為與外部設備的接口設計保護電路是必不可少的。常用的防護措施有過壓保護、過流保護、靜電防護等。

CPU承擔主控功能，負責與控制器通信，執行HART通信主體功能，并采集處理模擬量通道采集的數據。FPGA扮演協處理器角色，負責控制HART數據包的發送、接收和緩存，負責模數轉換器配置、控制和緩存數據，并進行數字濾波處理。

2 采集模塊硬件設計

CPU和FPGA是采集模塊的控制處理核心，CPU采用原飛思卡爾半導體的MPC8308，FPGA使用的是原Altera的EP4CGX22CF19I。MPC8308是一款低成本、低功耗的工業級處理器，具有強大的計算性能和可靠性高的特點[10]。它內部集成了MAC，通過MII接口設計兩路以太網。EP4CGX22CF19I隸屬于Cyclone IV系列，具有低成本、低功耗的特點，提供專用的硬IP核支持PCIe。

隔離模塊使用的數字隔離器件及其兩個重要參數統計如表1所示。數字隔離器主要分為光電隔離、電磁隔離、電容隔離三大類型[11]。隔離器件選型時，首先要考慮工作電壓、隔離電壓、數據傳輸速率，其次尺寸和價格也是需要考察的因素。在PCB設計中，模塊通道間進行了物理隔離，通道的電源平面和地平面都隔開了一定的距離。在隔離器件的幫助下，模塊通道間實現了很好的隔離，隔離電壓實測大于1 000 VDC。

表1 隔離器件清單及參數

協議轉換芯片選用的是Maxim公司的四通道通用異步收發器MAX14830。它的SPI接口時鐘頻率可達26 MHz，UART接口在標準模式下波特率可達6 MHz，每個UART口都有深度達256字節的收發FIFO。HART常用的命令數據包和響應數據包的長度都不超過256字節，所以這個深度的FIFO足夠容納一幀完整的HART報文。這樣，可以支持HART通道間以流水線方式輪詢工工作，而不需要等當前通道通信結束才能進行下一個通道的業務。

AD5700是ADI公司生產的一款超低功耗的HART調制解調器芯片。它采用相位連續的FSK半雙工工作方式，數據傳輸率為1.2 Mbps[12]。其內部集成了符合Bell202標準的調制器、解調器、接收帶通濾波器、精密載波檢測、信號生成等電路，所需外部元件極少，最大電源功耗僅為115 μA。HART調制解調模塊和耦合模塊設計如圖2所示。AD5700幾乎不需要外部元器件即可工作，緊隨其后的是耦合模塊。耦合模塊是一個阻容網絡，將HART調制解調器調制的HART信號疊加到模擬量信號上去，通過隔直通交電容，解耦疊加在模擬量信號上的HART信號，由HART調制解調器進行解調。

圖2 HART調制解調模塊和耦合模塊

模數轉換模塊的核心是模數轉換器。主流的幾種模數轉換器類型及其優缺點如表2所示[13-18]。ADS8317是一個高速、低功耗16位SAR ADC，其電壓分辨率為65 535，為完全差分的模擬輸入[19]。其市場成熟，供貨量大，價格便宜，電路設計如圖3所示，模擬量輸入端是RC濾波器。ADS8317提供SPI接口，單通道，采樣率可達250 kpsp。ADS8317可直接采集的是電壓信號，并且電壓信號上限不超過其參考電壓。模塊通過設計切換開關實現電壓信號和電流信號的切換采集，電流信號通過250 Ω的采樣電阻轉換成電壓信號。設計可編程的增益電路擴展模塊采集范圍，實現了4～20 mA電流信號和±5 VDC、±10 VDC電壓信號的采集。根據信號類型和量程范圍變換增益，有利于獲得較高的采集精度，模塊實現精度實測優于0.1%。

表2 主流模數轉換器及其優缺點

圖3 ADS8317電路設計

濾波模塊設計如圖4所示，設計了兩級RC低通濾波(另外一級RC濾波器見圖3)，在兩級濾波網絡間插入了可編程增益放大器PGA280。FPGA280有3個作用：第一，通過修改增益，可以改變模擬量采集的量程范圍；第二，通過切換輸入源，可以使模擬量輸入信號在電流和電壓之間切換；第三，PGA280有很高的共模抑制比，可以提高采集通道的抗共模干擾的能力。參考文獻[20]，第一級電壓信號濾波器的差分截至頻率和共模截止頻率計算如下:

圖4 濾波器設計

采集模塊與外部設備的接口設計了保護電路，主要使用了PTC保險絲、TVS和靜電防護器件。PTC保險絲是正溫度系數熱敏電阻，溫度過高時電阻值迅速增大，大到足以關斷供電，因而能起到保護作用。TVS全稱是瞬態電壓抑制器，當過壓時，高阻抗瞬變成低阻抗，吸收浪涌功率。隨著電子技術和器件工藝的發展，設備的工作電壓越來越低，使得靜電放電耐壓能力越來越差，因此ESD引起的電子設備失效或損壞的情況越來越多[21]。在做ESD防護措施時，主要從工藝結構、機殼、屏蔽、接地、布線、器件選擇等方面考慮。靜電防護器件ESD與TVS工作原理一樣，但是其可吸收功率小，電容值低，專門用于靜電防護。

3 系統軟件設計

采集模塊設計基于CPU+FPGA架構，所以軟件設計包括CPU軟件設計和FPGA邏輯設計。模塊雖然具備HART主站功能，但是也有很多時候外部的儀表設備并不支持HART通信，只是普通的模擬量儀表，所以在設計軟件時將模擬量采集功能和HART通信功能完全獨立。HART通信功能和模擬量采集功能可以通過上位機進行配置，選擇開啟或者關閉相關功能，關閉不使的功能，可以降低系統的負荷和功耗。

3.1 FPGA邏輯設計

FPGA邏輯設計有自頂向下的設計方法和自底向上的設計方法。自頂向下的設計方法可以將一個大系統劃分成多個小系統，分配給更多的人員設計，從而提高設計速度，縮短開發周期。自底向上的設計方法一般用于比較復雜，模塊較多，需要多人團隊聯合設計的系統。

采集模塊FPGA邏輯設計采用自頂向下的設計方法，模塊化的設計思想，這種設計方法增強了系統的可移植性及可改進性[22]。從功能上劃分，將FPGA邏輯功能分成三大部分：與CPU通信的PCIe接口，模擬量采集控制，HART通信控制。

因為PCIe接口很復雜，為了較少工作量，提高效率，保障接口可靠、高效工作，使用了器件自有的IP核，大大簡化了設計工作。Altera的Qsys開發工具提供圖形化的編輯界面，使復雜的PCIe接口設計變得簡潔直觀，不用去探究其內部的工作細節。在Qsys中完成開發后，生成IP核和接口文件，加載文件后，操作PCIe接口，只用通過調用接口，按地址使用即可。

模擬量采集控制實質是控制ADS8317進行模擬量采樣和數字濾波。ADS8317沒有配置寄存器，模擬量轉換工作完全由SPI接口的時序進行控制，采樣速率取決于FPGA模擬時序的時鐘頻率和采樣間隔。將SPI的時鐘頻率設計成固定頻率，而采樣間隔設計成可配置的，通過修改采樣間隔改變模擬量采樣速率。采集模塊用于工業環境，受工頻干擾影響比較大。FPGA內，針對工頻干擾進行濾波設計，通過設置工頻參數，可以濾除不同頻率的工頻干擾，比如50 Hz、60 Hz。

滑窗濾波器的設計如圖5所示，其工作原理是緩存一組數據(虛線框內數據)作為輸入，這組數據的平均值作為輸出。緩存數據的個數可設置，緩存數據動態更新，每次更新的數據個數可設置。緩存數據越多，每次更新數據越少，濾波效果越好，但是滯后越多。50 Hz工頻信號是周期為20 ms的正弦波，所以選擇20 ms的整數倍作為濾波器的窗口長度，這里窗口長度選擇20 ms。20 ms內應以相等的間隔采樣偶數個數據，采樣數據越多濾波效果越好，但是更多的數據意味著需要更大的數據緩沖區，這里設計以1 ms的固定間隔進行采樣，每1 ms更新一次緩沖區數據。這樣設計出的滑窗濾波器窗口內有20個數據，每次更新一個數據，更新周期為1 ms。

圖5 濾波器設計

FPGA邏輯控制HART命令的發送，和接收現場從設備的響應數據。CPU依次將HART命令根據地址發送到FPGA內各個相應通道的發送FIFO，FPGA收到數據后將其通過SPI總線依次發往協議轉換芯片MAX14830所對應的4個UART通道，MAX14830接收數據后通過UART接口發送到HART調制解調器。這個過程中，PCIe的通信速率最快，SPI通信速率次之，UART通信速率最慢，這就保證了HART調制解調器發送命令包的完整性，不會出現命令數據中斷的情況。從設備的響應由HART調制解調器解調后發送到MAX14830，它有足夠的FIFO深度可以緩存一幀響應數據。并行工作是FPGA的一大特點，FPGA收到CPU發來的HART命令就將其發往對應通道的UART接口。受限于SPI串行通信，FPGA發送HART命令前還要判斷，前一通道的發送是否已經完成。發送完各個通道的命令后，開始循環收取各個通道的響應數據，其實質是將MAX14830接收FIFO內的數據搬運到FPGA內部的FIFO。開始收取響應數據的第一個通道，邊判斷邊等待，如果等到超時，仍沒有讀到響應數據，則直接讀取下一個通道的數據。下一個通道，直接讀取，不再等待判斷，如果讀不到數據則直接判超時。

3.2 CPU軟件設計

模擬量采集模塊作為NuCON系統的IO，其內運行了多個軟件，這里重點介紹模擬量采集和HART通信軟件設計。

FPGA模擬SPI總線時序，控制模數轉換器進行模擬量采樣，采樣數據經濾波后存放在FPGA寄存器里。FPGA作為CPU的PCI設備加載成功后，軟件讀取模擬量數據就像讀取本地寄存器一樣方便。CPU依模塊的控制周期，周期性讀取模擬量并處理，每個周期從FPGA讀取一次數據，濾波處理后，發送給控制器。其工作流程如圖6所示。濾波處理仍然使用滑窗濾波，所不同的時，在計算平均值之前，將緩存數據進行排序，丟掉最大值和最小值，然后再求平均值。并且，緩存數據只有5個，這是因為工業控制對信號響應時間有一定的要求，選取點數多的時候，無法滿足響應指標要求。

圖6 模擬量采集程序流程圖

HART軟件主程序控制兩個HART主站功能線程的啟動和退出。主程序檢測到HART功能配置發生變化時，先關閉主站功能線程，然后再啟動它。兩種情況下模塊會收到配置文件：一是模塊上電啟動時，上位機主動下發配置；二是人為修改配置后，以命令方式下發配置。通過關閉線程、啟動線程這樣的方式，實現對HART通道的重新初始化。兩個HART主站線程，一個負責1～4通道通信，另一個負責5～8通道通信。

HART主站功能線程工作流程如圖7所示。首先，讀取HART通道的配置參數，根據配置參數初始化HART通道。HART通道有3種工況：1)通道HART功能沒有使能；2)HART功能使能了，但是外部沒有接入HART從設備；3)HART功能使能了，外部也接入了從設備。第一種情況，軟件不需要查詢外部設備;第二種情況，軟件不僅在初始化階段查詢外部從設備，在周期工作期間也會查詢外部從設備;第三種情況，初始化期間讀取外部從設備地址，周期工作時使用從設備地址通信。初始化從設備時，HART主站線程發送命令0，使用地址0，查詢從設備。

圖7 模擬量采集程序流程圖

完成初始化工作后，HART主站線程進入周期性工作模式。每次工作都從判斷線程是否被要求退出開始，如果線程被要求退出，就結束循環，直接退出線程，為再次啟動做準備；如果線程沒有被要求退出，就進入狀態機的當前狀態，進行業務處理。

HART通信過程狀態機如圖8所示。在啟動狀態，進行一些初始化設置，隨后進入發送狀態。在發送狀態，依次往通道1～4(或5～8)發送HART命令。如果通道沒有使能，則跳過該通道；如果通道沒有接入從設備，則發送0號命令；如果通道已經成功掃描到從設備，則發送3號命令(主變量查詢命令)或其他命令。命令發送完成后，進入等待監測狀態。在等待監測狀態，根據命令發出時間，和HART響應超時時間，計算出需要延時的時間。在延時時間結束前開始檢測數據響應，如果檢測到響應數據就結束當前狀態；如果沒有檢測到響應數據，就再延時一段時間后，直接切換到接收處理狀態。在接收處理狀態，接收HART從設備響應數據，并進行處理，如果收不到響應數據，就判定為通信超時。從收到的數據包解析出需要的數據信息，將其加入到與控制器通信的程序的發送列表。接收數據并處理完畢后，切換到發送狀態，如此循環工作。

圖8 HART通信狀態機

4 測試結果與分析

采集模塊完成設計開發后，添加進NuCON系統進行了測試。主要測試了HART通信兼容性、HART通信效率和模擬量采集精度。

HART通信兼容性測試選用了西門子、羅斯蒙特、E+H、上自儀、開封儀表等幾家公司的儀表進行了通信測試。模塊與上述公司的儀表產品均實現了穩定通信。

NuCON系統原有的HART通信模塊通信效率較低，新研制模塊目的是為了提高HART通信效率，替代原有模塊。通信效率測試使用示波器監測HART通信波形，查看前后兩次通信的時間間隔。圖9是原有HART模塊的各個通道的HART通信全部打開時，單個通道的通信效率，大約3.2 s完成一次通信。圖10是原有HART模塊只打開一個通道的HART通信時的通信效率，大約1.3 s完成一次通信。圖11是新研制模塊的HART通信效率，大約1.2 s完成一次通信。它的HART通信效率不受開啟HART功能多少的影響。

圖9 原HART模塊通信效率(全部打開)

圖10 原HART模塊通信效率(只開一個通道)

圖11 新研制模塊HART通信效率

對比上述三幅圖片可以發現，新研制的模塊在HART功能全開時的通信效率有了很大的提高，這得益于流水線型的工作策略。即便是模塊單通道HART工作，通信效率也有提升。如果將更多的工作交由FPGA承擔，新研制模塊的HART通信效率還有進一步提升的空間。

精度測試使用兩臺高精度信號源MC6提供輸入信號，分別提供12 mA和20 mA電流信號，使用NuCON的趨勢軟件記錄兩個通道模擬量采集值。精度測試結果如圖12所示，優于0.1%。

圖12 模塊精度測試

5 結束語

研制的具備HART主站功能的模擬量采集模塊，通過使用FPGA和協議轉換芯片，設計了串并轉換的流水線工作方式，以較低的成本實現了多通道HART高效通信和高精度模擬量采集。模塊的模擬量采集精度和HART通信效率都還有提升空間，可以通過改善PCB布局加工、優化濾波設計、優化HART通信控制進行改進。新研發的模擬量采集模塊作為原產品的替代品，必將獲得更廣泛的應用。