基于模擬開關的低成本正交鑒相器實現

王明全，關貝貝

（東北大學計算機科學與工程學院，遼寧沈陽，110167）

0 引言

在傳統(tǒng)的測距以及測量儀表中，往往都需要進行鑒相，而此類應用的測量信號頻率都屬于中低頻，而其往往對運算速度、開發(fā)難度以及成本控制都有較高的要求，追求更高的性價比。故而傳統(tǒng)的基于現場可編程門陣列（Field Programmable Gate Array，FPGA）的數字鑒相以及以硬件乘法器為核心的模擬鑒相器由于其價格昂貴以及開發(fā)難度大的問題，在一些追求低成本、中低頻鑒相的設計中不便使用。

而基于模擬開關的低成本正交鑒相器具有響應速度快、成本適中以及設計難度低的特點。

1 硬件正交鑒相器方案設計

在市面常見的硬件鑒相器中，多使用的是價格昂貴的模擬乘法器或者混頻器，而往往這些器件本身所帶來的諧波失真與非線性也是相對難以處理的。因此在綜合考慮了硬件成本、設計復雜度以及測量精度的情況下，提出了采用使用模擬開關進行調制，從而代替?zhèn)鹘y(tǒng)乘法器。整體方案如圖1所示。

圖1 硬件正交鑒相器設計框圖

2 正交鑒相器設計

2.1 正交鑒相器整體硬件概述

正交鑒相器需要通入正弦信號以驅動模擬開關工作，因此此處使用了比較器TLV3202AIDR，用以將輸入信號轉化為方波。

而后將方波與需要檢測的信號一并通入模擬開關TS5A 23159DGSR。在方波的驅動下模擬開關對輸入的待測信號進行斬波與調制。

形成兩路調制信號，通入后級的低通濾波器濾波，在經過后級濾波后，只剩余兩路直流信號，而后通過這兩路直流電壓的大小即可計算出輸入信號與驅動信號的相位差。

在系統(tǒng)設計中，由于電路帶負載能力以及本身設計的需求，在多處使用了OPA140AIDR這款運算放大器，該款運放，本身具有11MHz增益帶寬積與20V/us的壓擺律，具有高精度、低噪聲與軌到軌輸出的特點，同時為保持該運放良好的性能，本系統(tǒng)采用+5V與-5V雙電源供電。

2.2 參考電壓產生電路

由于使用了比較器用以處理正交正弦信號，要使其變?yōu)檎环讲ㄐ盘?。因此需要產生基準電壓Vref，用以將正弦波轉變?yōu)榉讲ǎ译妷褐禐?.5V。本系統(tǒng)所采用的基準電壓生成電路如圖2所示。

圖2 基準電壓生成電路

在綜合考慮了性價比與可操作性之后，這里選擇采用了兩個分別為50kΩ的電阻進行分壓，以產生2.5V電壓。其上并接的2.2μF電容C1用于削減電阻所帶來的熱噪聲與FR噪聲，以確保Vref的穩(wěn)定與精準。

而后為避免負載效應以及不可預測的情況，使用OPA140接為跟隨器模式，以提高輸出能力，進一步保證基準電壓Vref的穩(wěn)定。

2.3 正交調制電路設計

正交正弦信號在經過OPA140構成的跟隨器，使前后級隔離，而后通過TLV3202。TLV3202將輸入信號與基準源Vref進行比較，從而將正交正弦整形為正交方波。TS5A23159DGSR在兩路正交方波的控制下對輸入信號進行斬波，而后生成調制信號，而后送入后級低通濾波器進行濾波。如圖3所示。

圖3 正交調制電路

此處需要注意，由于驅動信號的特殊性，為保持嚴格正交，因此此處在PCB板級布線時需要按照差分對布線，由于方波包含有較多的頻率分量，應盡量避免線路過孔，避免由于傳輸線路問題使得頻率分量過度丟失進而導致方波無法以較好的邊沿驅動模擬開關。以保證最終計算結果的精確性。

2.4 低通濾波器電路設計

輸入的待測信號在經過模擬開關斬波與調制后，輸出的信號包含著豐富的頻率分量。因此為了更好地抑制非直流分量，設計采用了多重負反饋濾波器(MFB)在進行濾波。

有源濾波器的過渡帶陡降與穩(wěn)定性以及帶負載能力都要遠遠優(yōu)于無源濾波器，因此采用了多重負反饋濾波器。濾波器設計如圖4所示。

圖4 MFB低通濾波電路

此處通過計算可知其截止頻率fc=100Hz。

2.5 正交鑒相原理推導

模擬開關TS5A23159DGSR的兩路控制信號為正交方波，結合控制信號的特點可知，模擬開關等效于將兩路正交的方波與輸入信號進行混頻，即將與控制信號等效的0-1-0-1序列與待測信號相乘，因此等效方波的直流電壓為0.5V。

令兩路正交方波為x1(t)、x2(t)，經過傅里葉分解得：

令：

將(3)與(4)分別帶入(1)與(2)得：

假設待處理的信號為：

模擬開關的調制可以等效為方波與待處理信號進行混頻。

因此(1)與(2)分別與(3)相乘得：

這里令：

對于k1(t)由積化和差公式得：

其中在(12)公式中的差頻項出現直流成分，即：

而調制后的信號p1(t)經過濾波器，去除非直流成分后為：

同理得：

而后經過數學公式變換可得：

同時：

至此便可以利用(15)與(16)這兩個公式以及()′1p t與()′2p t所得到的直流電壓數值計算出?，同時也可以計算出Vs。

2.6 去耦設計

系統(tǒng)中存在比較器，模擬開關等器件，在正常工作時，由于其本身功能的特殊性，需要在短時間內完成電壓的大幅度跳變或者開關狀態(tài)的快速切換，因此會導致器件在工作時會出現周期性的推拉電流能力激增的情況。

因此十分有必要在以上器件靠近電源的部分添加去耦電容，以滿足突發(fā)性的電流瞬變，同時抑制電源毛刺。使以上芯片保持良好的工作狀態(tài)，以達到更好的鑒相性能。

3 測試結果與分析

測量時使用的標準值測量儀器為Tektronix公司的FCA3100，使用的信號源是RIGOL公司的DG4202，電壓測量使用的是Tektronix公司的DMM4020-五位半臺表。

鑒相頻率選擇了1kHz與10kHz，測試結果如表1與表2所示。

表1 鑒相數據統(tǒng)計（1kHz）

注：實際測量結果保留小數點后3位，儀器測量誤差為±0.005°，誤差度數為兩個結果的差值的絕對值，下同。

表2 鑒相數據統(tǒng)計（10kHz）

4 結論

（1）相較于傳統(tǒng)使用單片機的數字鑒相來說，運算速度快、反應迅速、極大減輕了單片機內浮點運算的壓力；相較于使用FPGA的數字鑒相，結構簡單、反應迅速、價格便宜。

（2）使用以模擬開關為核心、以比較器與濾波器為輔的鑒相模塊，代替了傳統(tǒng)的模擬乘法器，有效解決了模擬乘法器所帶來的諧波失真與直流漂移等問題。

（3）目前該硬件鑒相器在頻率比較高時的鑒相精度還有待提高，在改進中可以嘗試使用更好的模擬開關與比較器，同時優(yōu)化板級布局，精度與可使用的范圍將會有比較大的提升空間。