基于高集成小型化測量分選識別信號的設計

程路堯

(解放軍31001部隊,北京 100094)

0 引 言

信號分選識別在雷達對抗偵察中是必不可少的環節之一[1],也是雷達對抗領域亟待解決的關鍵問題。隨著雷達反對抗技術的發展,傳統的信號分選識別技術很難適應雷達對抗的要求[2-3]?，F代雷達對抗中高集成小型化的趨勢越發明顯,基于高集成小型化的測量分選信號設計,可以廣泛地應用于雷達對抗或雷達仿真模擬等領域[4]。

1 數字測頻及脈沖測量設計與原理

雷達信號分選識別之前首先要進行數字測頻及脈沖測量,本文設計中的數字測頻及脈沖測量模塊主要由模數轉換器(ADC)、數字信道化模塊、求模檢測模塊、測頻模塊、脈沖描述字(PDW)形成模塊等組成,其組成原理框圖如圖1所示。

圖1 數字測頻及脈沖測量模塊組成原理框圖

數字測頻及脈沖測量模塊通過寬帶ADC對所檢測的信號進行高速采樣,通過一組連續的線性相位數字帶通濾波器覆蓋中頻帶寬。數字濾波器組對輸入的離散時間序列有重疊的塊進行劃分、加權,做短時傅里葉變換(STFT)來完成。這種實現由一個原形低通濾波器h(n)和STFT調制算法兩部分構成。STFT將原形濾波器復調制到離散傅里葉變換(DFT)的各個頻率間隔的中心,構成均勻的濾波器組。原形濾波器用來加窗數據,窗口沿著數據滑動,然后進行DFT運算,給出頻率相對時間的輸出。STFT原理框圖如圖2所示。

圖2 STFT原理框圖

(1) 對128信道的信道化

為了滿足原型濾波器響應,濾波器系數有512階,這樣濾波器的長度和DFT的長度不一致。把輸入數據分成8段進行折疊相加,然后做128點DFT。DFT濾波器組的快速實現,大多采用折疊的辦法。信道化原理框圖如圖3所示。

圖3 信道化處理原理

(2) 對于每個子信道的輸出

帶寬是輸入帶寬的1/128,可以進行128倍的抽取,減少數據率。這等效于前后2個DFT運算跳過M個采樣點。實信號的DFT信道化模型如圖4所示。

圖4 實信號的DFT信道化模型

(3) 對于求模檢測

對DFT濾波器組輸出的128個信道復信號進行求模,并做過門限檢測,同時給出信號的相位信息為:

X(k,m)=R(k,m)+j·I(k,m)

(1)

(2)

(3)

求模模塊的實現有2種選擇:一是直接用實部的平方加虛部的平方,這種算法使用專門的乘法,但處理延時小,可以讓檢測時間縮小;一種是使用坐標旋轉數字運算(CORDIC)算法。

由于求模的算法中包含開方運算,求相位的算法中包含除法運算以及反正切函數運算,不便于直接實現,而采用CORDIC算法來實現。CORDIC算法將輸入的復數據看成矢量,通過旋轉逼近的方法,計算三角函數。CORIDC算法不需要任何乘除法運算,而且可以同時獲得幅度和相角,其缺點是需要迭代運算,運算時間較長。

(4) 測頻

通過CORDIC算法獲得信號的相位信息后,信號的瞬時頻率可以通過相位差求得:

(4)

式中:τ為輸出采樣間隔。

對于每個子信道的輸出,獲得輸出數據的瞬時頻率,加上子信道本身的信道號,就可以獲得輸入信號的頻率。

這種測頻方法需要較高的信噪比,如果需要提高測量精度,那么可以多點測量。但是多點測量會模糊掉頻率不平穩的信號的頻率變化,比如chirp信號。

(5) 對于時域參數測量

通過前面的幾個模塊,信號的幅度和頻率信息已經獲得。PDW模塊主要獲得信號的時間信息,包括到達時間、脈沖寬度。系統采用絕對時間標的方法標注到達時間,即系統將脈沖前沿的到達的絕對時間作為到達時間。另外,通過觀察脈內的瞬時頻率是否是常數,還將給出脈沖有無調制,作為脈沖描述字的一部分。最終形成PDW。

2 信號分選識別設計與原理

信號分選識別模塊接收來自數字測頻及脈沖測量模塊的PDW數據流,PDW數據流首先進入現場可編程門陣列(FPGA)濾波器,濾波器可完成多參數如射頻(RF)、脈寬(PW)、脈沖重復頻率(PRI)濾波。經過濾波后的數據進入先進先出(FIFO)緩存,數字信號處理器(DSP)讀取FIFO中的數據進行脈沖聚類,建立輻射源脈沖相關通道,并將PDW數據存入雙端口隨機存儲器(DPRAM)。DSP實時讀取DPRAM中各通道的PDW數據,滿足相關條件后進行時序分析、參數平滑等處理,最終提取被干擾對象信號判斷、判斷結構信息送控制單元。信號分選識別模塊的工作原理如圖5所示。

圖5 信號分選識別模塊原理框圖

FIFO、分選器和跟蹤器部分稱為預處理。預處理完成信號的第1步去交錯分選,主處理完成信號的進一步分選與參數計算。用C語言與匯編語言混合編程。

信號處理的預處理對來自數字測頻及脈沖測量模塊的PDW數據經濾波器進行濾波,將有效數據送到FIFO進行緩沖。濾波器中可加載RF、PW、PRI相關參數進行濾波,其參數由主處理器加載,也可由主控單元加載。分選器對來自FIFO的數據進行分流處理,完成對信號的稀釋。分選器按RF、PW相關,對各PDW進行粗分選,建立分選通道,并將PDW及通道號送跟蹤器。跟蹤器將PDW存入DPRAM中,建立初始跟蹤表,以滿足2種切換方式將DPRAM切換給主處理器,分選處理結果通過網絡送控制單元,并通過網絡接收控制單元送來的工作命令、自檢命令、濾波命令、頻率掃描和靈敏度控制等命令。

3 實現方案

分選識別單元主要由技術產生器組成。為了滿足小型化的需求,分選識別單元與目標干擾信號產生單元的多個模塊集成在一塊高密度多層印制板上。分選識別單元主要由DSP、大規模高性能FPGA、高速ADC、存儲模塊等組成,分選識別單元電路原理框圖如圖6所示。

圖6 分選識別及目標干擾信號產生單元電路原理框圖

信號分選識別模塊采用以高性能數字信號處理器(DSP)為核心的標準化信號處理板。DSP的主頻為1 GHz,板上有DSP和大容量的FPGA以及DPRAM和輸入/輸出接口(2個網口和2個串口)。信號處理板完成預處理和主處理的功能,其中FPGA和DSP共同完成由FIFO、分選器、跟蹤器和RAM組成的預處理功能,主要包括信號的粗分選、快速告警、濾波等功能,DSP獨立完成主處理的功能。

4 結束語

本文采用的高集成小型化測量分選識別信號的方法已應用于某機載平臺,為了保證功能、性能,以及尺寸、重量的限制,將電子載荷的脈沖測量、分選識別、回波及干擾產生3個功能高度集成,實現了高集成小型化測量分選識別及回波干擾產生技術,對高集成小型化進一步在雷達對抗或雷達仿真模擬的應用具有一定的參考意義。