基于現(xiàn)場可編程門陣列與用戶數(shù)據(jù)報協(xié)議的測功機動態(tài)加載系統(tǒng)設(shè)計

竺春祥，郎向榮，張眾杰，錢嘉程，宋 暢

（1.中國計量大學(xué)工程訓(xùn)練中心/創(chuàng)新學(xué)院，杭州 310000；2.杭州威衡科技有限公司，杭州 311112；3.浙江方圓檢測集團股份有限公司，杭州 310016）

隨著我國“工業(yè)4.0”和中國制造2025 戰(zhàn)略的持續(xù)推進，國家大力提倡走中國特色新型工業(yè)化道路，以促進傳統(tǒng)制造業(yè)轉(zhuǎn)型升級為主題，以提質(zhì)增效為中心，以加快新一代信息技術(shù)與制造業(yè)融合為主線，以滿足經(jīng)濟社會和國防建設(shè)對重大技術(shù)裝備需求為目標，完成制造業(yè)從大變強的歷史跨越。這對我國電機制造業(yè)來說，既提出了挑戰(zhàn)，也是一種機遇。電機是一種重要的機電產(chǎn)品，其廣泛應(yīng)用于從農(nóng)業(yè)生產(chǎn)到人們?nèi)粘Ｉ畹母鱾€領(lǐng)域和部門。尤其在新能源汽車行業(yè)、工業(yè)機器人行業(yè)、航空航天等領(lǐng)域[1-4]，不僅需要大量使用電機及其控制系統(tǒng)，甚至對其性能要求也與日俱增。而電機測試技術(shù)是提高電機及其控制系統(tǒng)質(zhì)量的一項重要保障，在電機的轉(zhuǎn)型升級中發(fā)揮著重要的作用，因而多年來一直受到電機界的重視和關(guān)注。

本文設(shè)計了基于UDP（用戶數(shù)據(jù)報協(xié)議）的電機測試系統(tǒng)。隨著電機在工業(yè)生產(chǎn)中的廣泛應(yīng)用，對其性能的測試和分析變得越來越重要。傳統(tǒng)的電機測試方法通常采用傳感器等硬件設(shè)備進行數(shù)據(jù)采集和處理，但這種方法成本較高、復(fù)雜度較大。隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，基于網(wǎng)絡(luò)的電機測試系統(tǒng)也得到了廣泛的應(yīng)用，具有成本低、便于管理、數(shù)據(jù)傳輸速度快等優(yōu)點。UDP 是一種無連接的協(xié)議，具有傳輸速度快、開銷小等特點[5-10]。因此，UDP 協(xié)議被廣泛用于需要快速傳輸數(shù)據(jù)的應(yīng)用中，如流媒體、視頻游戲等。本文采用UDP 協(xié)議作為不同模塊之間的通信協(xié)議，以實現(xiàn)電機測試數(shù)據(jù)的快速、高效傳輸。

1 電機測試系統(tǒng)總體結(jié)構(gòu)設(shè)計

系統(tǒng)硬件主要由FPGAC、ADC 模塊、DAC 模塊和隔離模塊組成。FPGA 主控系統(tǒng)主要包括脈沖輸出電路、轉(zhuǎn)速/轉(zhuǎn)矩測量輸入模塊、高速ADC 輸入模塊AD7606、高速DAC 輸出模塊AD9767、低通濾波電路和網(wǎng)口電路等。裝置主要工作流程為FPGA 各路控制線程啟動，等待接收上位機指令，當接收到上位機通過UDP 協(xié)議從網(wǎng)口傳來的測試波形的指令時，F(xiàn)PGA 測量相應(yīng)的Vpp 與頻率值; 當接收到上位機的輸出波形指令時，實時輸出相應(yīng)波形的精確信號。為測功機的典型結(jié)構(gòu)組成圖如圖1 所示。

圖1 測功機實物

2 硬件電路設(shè)計

FPGA 主控采用Cyclone-IV 系列芯片，型號為EP4CE10F17C8，使用立創(chuàng)EDA 和Altium designer 設(shè)計電路板，完成產(chǎn)品設(shè)計，包括FPGA 最小系統(tǒng)電路、以太網(wǎng)電路、ADC 電路和DAC 電路等。硬件實物圖如圖2 所示。

圖2 硬件設(shè)計實物圖

2.1 FPGA 最小系統(tǒng)

FPGA 最小系統(tǒng)電路主要包括電源電路、GPIO 接口、Jtag 下載接口和其他接口電路，F(xiàn)PGA 的型號為EP4CE10F17C8，核心板采用Intel（原Altera）公司Cyclone IV E 系列FPGA 作為核心主控，配以256 Mbit大容量SDRAM 存儲器，可以嵌入式軟核CPU NIOS II，實現(xiàn)SOPC 系統(tǒng)，或者使用Verilog 邏輯實現(xiàn)各種數(shù)據(jù)采集系統(tǒng)。核心板是武漢芯路恒科技有限公司針對企業(yè)和高校用戶開發(fā)的一款工業(yè)級、易用型FPGA 核心板。板載資源包括85 個通用雙向IO、5 對LVDS IO（也可作為雙向通用IO 使用）、1 對LVDS 時鐘輸入IO（也可以作為通用的輸入單向IO 使用）、12 個時鐘輸入IO（不含LVDS 時鐘輸入IO）、5 個GND（硬件連通）、4 個VDD3.3 輸入（硬件連通）、1 個VDD2.5 輸出（用作底板上JTAG 接口供電電源）、1 個VDD1.2 輸出（預(yù)留，一般不使用）及4 個JTAG IO 口。

2.2 以太網(wǎng)UDP 接口電路模塊

以太網(wǎng)電路采用W5500 為核心的電路，電路原理圖如圖3 所示。W5500 芯片是一種硬接線TCP/IP 嵌入式以太網(wǎng)控制器，可為嵌入式系統(tǒng)提供更方便的互聯(lián)網(wǎng)連接。W5500 使用戶只需使用嵌入TCP/IP 堆棧、10/100 以太網(wǎng)MAC 和PHY 的單個芯片，就可以在其應(yīng)用程序中實現(xiàn)互聯(lián)網(wǎng)連接。支持硬接線TCP/IP 協(xié)議有TCP、UDP、ICMP、IPv4、ARP、IGMP 和PPPoE。在本文中，采用UDP 連接做為上下位機的通信。

圖3 ADC 電路原理圖

2.3 ADC 電路

ADC 電路圖如圖3 所示，ADC 芯片為AD7606，AD7606 是ADI 公司針對電源設(shè)計、工業(yè)檢測、閉環(huán)控制等工業(yè)應(yīng)用推出的一款，16 位、八通道同步并行采樣adc芯片，采樣率最高為每通道200 KSPS，輸入電壓范圍±5 V，最高可達±10 V，該芯片滿足工業(yè)級應(yīng)用的溫度范圍。

2.4 DAC 電路

本設(shè)計使用在模擬半導(dǎo)體領(lǐng)域享有盛譽的ADI公司AD9767 型DAC 芯片，該芯片為雙通道，14 位、125 Msps 轉(zhuǎn)換速率的高性能DAC 芯片，支持I、Q 輸出模式（該模式常用于數(shù)字通信領(lǐng)域）。輸出形式為差分電流輸出，輸出電流滿量程范圍為可設(shè)置為2~20 mA。芯片本身自帶1.2 V 的參考電壓，無需外部提供參考源。DAC 電路圖如圖4 所示。

圖4 DAC 電路原理圖

3 軟件設(shè)計

本文設(shè)計的電機測試系統(tǒng)基于UDP 協(xié)議，使用Visual Studio 和C#語言進行開發(fā)。軟件程序設(shè)計總體結(jié)構(gòu)如圖5 所示，包括上位機軟件開發(fā)和硬件程序設(shè)計。上位機軟件在Qt 開發(fā)環(huán)境下，使用QChart 繪圖庫，通過不斷測試優(yōu)化過的UDP 協(xié)議與下位機完成通信連接，實現(xiàn)電機系統(tǒng)的實時數(shù)據(jù)測量以及數(shù)據(jù)存儲并且實時顯示。FPGA 使用Quartus 13.0 設(shè)計并完成測控電路系統(tǒng)的實施搭建，實現(xiàn)ADC 采集數(shù)據(jù)、DAC 輸出及頻率測試等功能。具體實現(xiàn)過程如下。

圖5 軟件流程圖

3.1 數(shù)據(jù)采集模塊

通過連接電機傳感器和信號放大器等硬件設(shè)備，將測試數(shù)據(jù)采集并封裝為UDP 數(shù)據(jù)包進行傳輸。

3.2 控制模塊

接收并解析UDP 數(shù)據(jù)包，實現(xiàn)對電機的控制和數(shù)據(jù)采集協(xié)調(diào)。

3.3 數(shù)據(jù)指令解析模塊

接收并解析UDP 數(shù)據(jù)包，將測試數(shù)據(jù)進行處理并生成測試報告。

3.4 信號加載模塊

通過上位機控制DAC 輸出模擬量到電機驅(qū)動器，控制電機的轉(zhuǎn)速或轉(zhuǎn)矩，結(jié)合PID 控制算法，實現(xiàn)轉(zhuǎn)速轉(zhuǎn)矩的閉環(huán)控制。

3.5 數(shù)據(jù)采集模塊

主要采集轉(zhuǎn)速轉(zhuǎn)矩傳感器的信號，通過信號解析成實時轉(zhuǎn)速轉(zhuǎn)矩的反饋量，實現(xiàn)PID 閉環(huán)控制。

3.6 波形可視化

上位機采用Qt 編寫電機測試界面，對指令的輸出和信號的輸入進行可視化顯示，便于用戶操作測試流程。

4 實驗結(jié)果分析

本文對設(shè)計的電機測試系統(tǒng)進行了實驗驗證，結(jié)果表明，系統(tǒng)能夠滿足實時性要求，測試數(shù)據(jù)的傳輸和處理速度較快。不僅能夠加載方波、正弦、三角波等波形，如圖6 所示，也能夠系統(tǒng)實現(xiàn)對電機轉(zhuǎn)矩轉(zhuǎn)速信號的測試和分析，生成符合要求的測試報告。完整的上位機圖像顯示如圖7 所示，主要是轉(zhuǎn)矩轉(zhuǎn)速信號的實時采集和顯示。

圖6 方波加載信號輸出

圖7 轉(zhuǎn)矩轉(zhuǎn)速波形輸入測量與實時顯示

5 結(jié)論

本文設(shè)計的基于UDP 協(xié)議的電機測試系統(tǒng)具有成本低、數(shù)據(jù)傳輸速度快等優(yōu)點。同時，設(shè)計了基于雙通道AD9767 的DAC、基于AD9767-4 的ADC 以及測頻3 個數(shù)據(jù)采集模塊，能實時完成與上位機的交互，完成實時精確的數(shù)據(jù)發(fā)送與接收。實驗結(jié)果表明，該系統(tǒng)能夠滿足實時性要求，同時提高了測試效率和數(shù)據(jù)傳輸速度。該系統(tǒng)在電機測試和分析中具有廣泛的應(yīng)用前景。