面向5G 智能電網(wǎng)的高精度時鐘在線實時同步方法

韓子媛，王 軒，秦靖堯，王 瞧，許 巖

（1.中國電建集團河南省電力勘測設計院有限公司，河南鄭州 450000；2.河南工業(yè)大學電氣工程學院，河南鄭州 450001）

5G 智能電網(wǎng)[1-3]需要統(tǒng)一的時間基準、精確的時間信息為實現(xiàn)“樞紐型、平臺型、開放型”電力物聯(lián)網(wǎng)保駕護航。智能電網(wǎng)中信號同步采樣、設備故障檢測及協(xié)調控制等均對時鐘同步系統(tǒng)提出了高精度需求[4-6]。

目前，研究者多采用IEEE1588 精確時間同步協(xié)議[7-9]完成主從節(jié)點時差測量，基于PID 反饋控制方法調節(jié)從節(jié)點時鐘，以與主節(jié)點時鐘保持同步，如基于神經網(wǎng)絡的PID 時鐘控制算法[10-11]、基于模糊邏輯的PI 時鐘控制算法[12-13]。為了進一步提高時鐘同步性能，遺傳算法（GA）[14]、粒子群優(yōu)化（PSO）[15]、天牛須搜索[16]等方法被用于PID 控制器參數(shù)的整定和優(yōu)化。以上研究中：①多側重于PID 控制器參數(shù)優(yōu)化；②多采用時鐘誤差狀態(tài)的一次多項式模型，未充分考慮時鐘相位誤差、頻率誤差、鐘漂的影響；③實際工程應用中主從節(jié)點多采用DSP/ARM+FPGA 物理架構，以上智能算法存在計算耗時、算法復雜度高等缺點，不利于在FPGA 等物理平臺上實現(xiàn)。

為此，該文提出一種面向5G 智能電網(wǎng)的高精度時鐘在線實時同步方法，并建立其數(shù)字實現(xiàn)模型，實現(xiàn)納秒級主從節(jié)點時鐘同步精度，支撐工程實踐應用。

1 時鐘狀態(tài)建模

為了實現(xiàn)5G智能電網(wǎng)中主從節(jié)點的時鐘同步，需要建立精確的時鐘狀態(tài)模型。表征時鐘穩(wěn)定性的因素主要包含時鐘相位誤差、頻率誤差和頻率漂移。故采用二次多項式建立時鐘狀態(tài)模型，如式（1）所示：

式中，θ、γ和α分別為主從節(jié)點間時鐘相位誤差、頻率誤差和頻率漂移，Tu為時鐘同步系統(tǒng)的更新時間（調整間隔）。

2 時鐘在線實時同步方法

面向5G 智能電網(wǎng)的高精度時鐘同步方法采用一種由時差測量、時鐘狀態(tài)估計、環(huán)路濾波器和全數(shù)字時鐘生成單元構成的時鐘反饋控制環(huán)路，實現(xiàn)主從節(jié)點間時鐘同步。系統(tǒng)框圖如圖1 所示。

圖1 時鐘同步系統(tǒng)框圖

具體原理如下：

1）時差測量單元

時差測量單元采用IEEE1588 協(xié)議獲取主從節(jié)點時差ΔT。由主從節(jié)點間時差，可得主從節(jié)點間相位誤差為：

式中，f0為系統(tǒng)標稱頻率。將主從節(jié)點間相位誤差θ作為時鐘狀態(tài)估計單元的觀測量。

2）時鐘狀態(tài)估計單元

為了降低時鐘測量噪聲對時鐘同步精度的影響，采用卡爾曼濾波（Kalman Filter，KF）對時鐘狀態(tài)進行濾波估計。將時鐘狀態(tài)模型（式（1））作為KF 濾波的狀態(tài)方程，表示為：

式中，A為3×3 的狀態(tài)轉移矩陣；ωk為狀態(tài)向量噪聲，其協(xié)方差矩陣為KF 濾波的過程噪聲Q，=[θkγkαk]T表示tk時刻的狀態(tài)向量。

時鐘狀態(tài)估計的觀測方程為：

式中，zk=θ=2πf0ΔT由時差測量單元計算得到；H=[1 0 0] 為1×3 的設計矩陣；vk為測量噪聲，其協(xié)方差矩陣為KF 濾波的測量噪聲R。

3）環(huán)路濾波器單元

環(huán)路濾波器單元采用一階FLL 輔助的PLL 濾波器（圖2），以保證環(huán)路有足夠大的頻率牽引能力和足夠高的時鐘輸出精度，輸出用以調整從節(jié)點時鐘。

圖2 一階FLL輔助的二階PLL濾波器

環(huán)路濾波器中二階PLL 濾波器的數(shù)字域表達式為：

其環(huán)路增益K1和K2的計算方法如下：

式中，BL為二階PLL 濾波器的單邊等效噪聲帶寬，ωP為自然振蕩角頻率，ξ為阻尼系數(shù)。

4）全數(shù)字時鐘生成單元

全數(shù)字時鐘單元（圖3）采用脈沖抑制技術（Dither code）和電荷泵鎖相環(huán)（Phase Locked Loop，PLL）實現(xiàn)高質量參考頻率的再生，以與主節(jié)點時鐘保持同步。圖3 中，fOSC為從節(jié)點時鐘，Δf為頻率調整量為從節(jié)點時鐘同步后的目標頻率。

圖3 全數(shù)字時鐘生成

由于PLL 和抖動碼（Dither code）不影響數(shù)字振蕩器（NCO）的輸出頻率值，因此全數(shù)字時鐘生成單元本質上是一個NCO。因此，將全數(shù)字時鐘生成單元等效建模為系數(shù)為2πTu的累加器，如圖4 所示。

圖4 數(shù)字振蕩器

3 系統(tǒng)仿真與驗證

利用Matlab simulink 工具包構建時鐘同步方法的數(shù)字仿真模型（圖5）對主從節(jié)點時鐘同步性能進行仿真驗證。“clk_m”模塊用于生成主時鐘相位；從節(jié)點時鐘相位是由初始參考頻率與由環(huán)路濾波輸出的偏置參考頻率之和的累積產生；模型中開關“Switch”用于控制仿真狀態(tài)，可以觀察主從時鐘同步環(huán)路由開環(huán)狀態(tài)（主從時鐘不同步）到閉環(huán)狀態(tài)（主從時鐘同步）的變化過程。開環(huán)狀態(tài)下，環(huán)路濾波器的輸入被強制為零。

圖5 時鐘同步數(shù)字實現(xiàn)模型

仿真設置中，假設從節(jié)點的初始偏置參考頻率為1 Hz，在8.6 s 后進入閉環(huán)狀態(tài)。為了觀察時差的變化，主節(jié)點的偏置參考頻率在前7.6 s 為0.5 Hz（鐘漂為0.01 Hz/s），然后將其改為3 Hz。

圖6 給出了主節(jié)點和從節(jié)點的時鐘同步仿真結果。在整個仿真過程中，主時鐘獨立運行，而從節(jié)點時鐘階段僅在開環(huán)狀態(tài)下自由運行。由圖可知，在閉環(huán)狀態(tài)下，從節(jié)點的時鐘相位會嘗試跟蹤主節(jié)點的時鐘相位。兩條曲線重合意味著實現(xiàn)了時間同步。

圖6 主從時鐘相位比較

主從節(jié)點間進行無線通信測量，節(jié)點間時差測量噪聲影響時鐘同步精度。圖7 給出了不同載噪比（Carrier Noise Ratio，CNR）條件下的時鐘同步精度，其時鐘同步精度統(tǒng)計結果如表1 所示。由表1 可知，隨著載噪比降低，主從節(jié)點間時鐘同步精度衰減；載噪比在65～95 dBHz 范圍內變化時，主從節(jié)點間時鐘同步精度（標準差）在ns 級。

表1 時鐘同步精度

4 結論

該文提出了一種面向5G 智能電網(wǎng)的主從節(jié)點時鐘在線實時同步方法：首先，分析時鐘特性，建立時鐘模型；然后，采用卡爾曼濾波對時鐘狀態(tài)（相位誤差、頻率誤差和鐘漂）進行估計，降低噪聲對時鐘同步精度的影響；接著，采用一階FLL 輔助的二階PLL 環(huán)路濾波器，保證環(huán)路有足夠大的頻率牽引能力和足夠高的時鐘輸出精度；最后，環(huán)路濾波器輸出控制量驅動調節(jié)從節(jié)點時鐘，與主時鐘保持同步。系統(tǒng)性地構建了時鐘同步方法的數(shù)字實現(xiàn)模型，仿真結果表明，主從節(jié)點通信載噪比在65～95 dBHz 范圍內變化時，主從節(jié)點可實現(xiàn)ns級時鐘同步精度，滿足5G 智能電網(wǎng)的高精度時鐘同步需求。