一種帶動態環路增益控制器的全數字鎖相環

蔣小軍,劉小勇,龔江濤,劉運松

(湖南鐵道職業技術學院,湖南 株洲 412001)

0 引言

鎖相環(PLL)是無線收發器、高速模數轉換器(ADC)和片上系統(SOC)等電路的關鍵部件。鎖定時間是全數字鎖相環的關鍵參數之一,在理想情況下,鎖定時間應盡可能小。鎖相環采用調頻字估算和預置技術[1-3],調節DCO頻率控制字,使之接近目標頻率,從而減少鎖定時間。但鎖相環輸出頻率范圍小,濾波器帶寬窄,精度不高,抖動大,穩定差。基于TDC-PFD的全數字鎖相環,便于快速捕獲頻率,但是增加了功耗和面積。

針對上述全數字鎖相環存在的問題,本文提出了一種基于比例積分(PI)控制器和動態環路增益控制器(DLGC)的全數字鎖相環,可以減少鎖相環鎖定時間。采用EDA軟件對整個系統進行設計和仿真,給出了計算機的仿真結果。

1 全數字鎖相環的方案設計

全數字鎖相環的系統結構如圖1—2所示。該鎖相環主要由數字鑒相器(DPFD)、自適應模式選擇電路(AMSC)、動態環路增益控制器(DLGC)、PI控制的數字環路濾波器(DLF)、累加型數控振蕩器(DCO)和分頻器(DIV)等電路組成[4-5]。

圖1 全數字鎖相環系統結構

圖2 DLGC和DLF電路結構

數字鑒相器(DPFD)由雙D觸發器和與非門構成,具有頻率檢測和相位檢測作用。自適應模式選擇電路(AMSC)主要由時間數字轉換器(TDC)和相位誤差檢測模塊組成,如圖1所示,用于鎖定過程中選擇鎖定模式,并產生選擇快速鎖定模式或者PI鎖定模式的控制信號M。當參考(輸入)信號與分頻(輸出)信號之間的相位誤差QE大于標志相位誤差QS時,M=1;反之,M=0。

2 電路設計和仿真分析

2.1 數字鑒相器的設計

數字鑒相器(DPFD)的電路,如圖3所示,由可復位的D觸發器(DFF)和與非門(NAND)等組成[5]。其作用是比較輸入與輸出信號的觸發沿,并產生超前或滯后的極性信號(PD)、相位誤差(Sw)和頻率或相位誤差序列(E)。仿真波形如圖4所示,當輸入參考信號f_ref滯后反饋信號f_out時,則PD=0;當輸入參考信號f_ref超前反饋信號f_out時,PD=1。

圖3 數字鑒相器電路

圖4 數字鑒相器電路仿真波形

2.2 動態環路增益控制器的設計

動態環路增益控制器(DLGC)的工作流程,如圖5所示。當M=1,表示相位誤差大于標志相位誤差,此時環路選擇快速鎖定的工作模式。在該模式中,動態環路增益控制器(DLGC)開始工作,和數字環路濾波器一起調節整個鎖相環的環路增益。動態環路增益控制器的參數和增益的計算過程如下:

y1=y1±1

(1)

y2=ym,y2+y1>ym

(2)

y2=y2+y1,-ym≤y2+y1≤ym

(3)

y2=-ym,y2+y1<-ym

(4)

G=y2

(5)

公式(1)“±”符號表示相位增減方向,取決于超前或滯后信號PD極性。y1、y2是有正負之分的符號數,可以大于0,也可以小于0。ym是y2的最大值,與數字環路濾波器的頻率控制字的字節有關,而且PD是一個連續的高電平“1”或低電平“0”。如果M=1,鎖相環的整體環路增益將累積到一個較大的值,以加快鎖定過程。

當M=0時,表示相位誤差QE小于鎖定相位誤差QS,環路切換到正常的PI鎖定模式。在這種模式下,動態環路增益控制器停止工作,DLGC中的積分器復位,即y1=0,y2=0,并通過M旁路掉(見圖2),有效降低了電路功耗。如果相位誤差PD=1,則G=1;如果PD=0,則G=-1。此時該鎖相環就是一個傳統的比例積分控制鎖相環。

根據動態環路增益控制器(DLGC)的工作流程,本文采用VHDL編程完成該模塊的設計。

2.3 數字環路濾波器的設計

通過分析計算,可以推導出數字環路濾波器(DLF)的比例積分參數計算公式如下:

P=BG

(6)

I=I±AG

(7)

本文對比例積分控制的數字環路濾波器的結構進行改進,如圖6所示。采用流水線的乘法累加器設計的數字環路濾波器,比例積分參數A、B和DLGC輸出的增益G只需要7位,經乘法器處理后就可以得到14位的頻率控制碼FCW,提高了鎖相環的運行速度并節省了資源。

圖6 DLF的電路

2.4 整體電路設計

依據圖1鎖相環系統的結構,本文利用Altera公司的QuartusⅡ軟件,對整個鎖相環系統做綜合設計和仿真,鎖相環的仿真電路如圖7所示。

圖7 鎖相環的仿真電路

在輸入參考信號都為1.25 kHz的情況下,基于PI控制和DLGC的全數字鎖相環大概經過5.19 ms快速鎖定頻率,如圖8所示。當M=1,鎖相環處在快速鎖定區。若PD=0,環路增益G減少;反之,環路增益G增加。當M=0,鎖相環換處在PI控制區。若PD=0,環路增益G=1;反之,增加環路增益G=-1。與基于PI控制的鎖相環換相比,本文設計的鎖相環鎖定速度快,但抖動較大,不夠穩定。

圖8 基于PI控制和DLGC的全數字鎖相環的時序

3 結語

為了提高鎖相環的鎖定速度,本文提出了一種基于比例積分(PI)控制器和動態環路增益控制器(DLGC)的全數字鎖相環。鎖相環中的動態環路增益控制器可以動態調整數字環路濾波器的增益,減少鎖定時間。仿真結果表明,與傳統的PI控制的全數字鎖相環相比,該鎖相環具有電路結構簡單靈活、鎖定速度快、低功耗、低面積和易于集成的特點。