射頻前端多通道干擾抑制幅相加權環路

郭岳儒 林銘團 毋召鋒 黃瑞祺 劉繼斌

（國防科技大學電子科學學院, 長沙 410073）

0 引 言

數字相控陣數字化每個信道的信號，然后在數字域進行波束合成，使其在波束靈活性方面具有顯著優勢.然而，這些陣列對強電磁干擾特別敏感[1-2].強干擾信號一旦從接收系統的“前門”(即天線)耦合進入接收機，接收機的模數轉換器(analog to digital converter, ADC)可能因為飽和而處于壓縮狀態.壓縮狀態下，期望信號會被淹沒在強干擾中，最終經過解調后無法恢復期望信號[3-4].因此，亟待解決多通道接收系統射頻前端的強干擾抑制問題.

解決這個問題的經典方法有兩種：一種是增加接收機的動態范圍，另一種是將強干擾阻擋在接收機外部.

自動增益控制(automatic gain control, AGC)技術可以擴大接收機的動態范圍，用于強干擾抑制[5-7].該技術通過反饋/前饋方式控制電路的增益，使AGC 電路輸出信號的幅度不超過閾值，從而保證流入后端的信號不會過大，進而避免后端設備飽和.然而，在降低AGC 電路對強干擾的增益時，期望信號的增益也會被相同程度降低，不利于信號處理.使用具有更高動態范圍的ADC 也可以一定程度上緩解強干擾帶來的飽和問題，但這急劇增加了系統的成本和復雜性.

最佳方法是將強干擾阻擋在陣列或其饋電網絡之外.調控方向圖可重構天線的饋電信息，可以在其方向圖中構建可調節的零點，用于射頻強干擾抑制[8-10].在文獻[8-9]中，用一組不同幅度比和相位差的信號對天線的兩個輻射貼片分別饋電，可在天線的輻射方向圖上構建一個可調的零點，再將該零點對準干擾源就可以抑制從該方向上進入天線陣列的強電磁干擾.但是，這類天線依靠有限輻射單元的饋電信息來構建方向圖零點，導致零點可調的角度范圍和靈活性相對較差.位于陣列饋電網絡的射頻多波束矩陣電路，如Bulter 矩陣電路，也可用于抑制強干擾.對于這種類型的矩陣電路，每個波束在不同方向上接收到的信號強度是不同的，這意味著進入接收機的干擾會一定程度上被抑制，所以期望信號不會被淹沒在強干擾信號之中.同時，期望信號可以在數字域中重新組合，不會丟失任何有用的信息[3,11].但是這種矩陣電路的缺點也很明顯，因為它的波束方向通常是固定的，這意味著它的靈活性較差.文獻[12-13]中介紹了一種空間干擾抑制電路(spatial interference mitigation circuit, SIMC)，它可以放置在天線陣列的饋電網絡中，將強干擾阻擋在饋電網絡之外.該電路應用在1×8 均勻線性陣列時可以構建20 dB 的零點，同時非零點角度的插入損耗為1.5 dB.然而，該電路并不能為陣列的每個信號通道構建一個顯著的零點，甚至有些通道完全沒有零點，這使它不具備多通道干擾抑制的能力.同時，陣列各個信道的響應相差較大，極大地降低了陣列輸出信號的幅相一致性，不利于后續信號處理[14-15].

基于射頻干擾相消方法，本文提出了一種射頻前端幅相加權環路.該環路以耦合加權的方式為陣列的每個信號通道構建顯著的空間傳輸零點，達到多通道強電磁干擾抑制效果.該加權環路可以靈活地在任意角度方向上構建零點，以應對不同方向的強干擾.同時，在接收鏈路中引入該環路不會惡化陣列信號的幅相一致性，有利于后續信號處理.最突出的是，所提出的加權環路可以應用于任何形式的陣列，為它們后端的接收機提供抗強干擾能力.

1 多通道干擾抑制技術

本文提出的射頻前端多通道干擾抑制環路的系統示意圖如圖1 所示.該電路包含連接到天線陣列的N個完全相同的電路單元.每個電路單元都包含一個90°正交耦合器(quadrature coupler, QC)和一個二端口幅相加權網絡(amplitude phase weighting network, APWN).調控APWN 的幅度權 值與相位權值，可以使電路響應具備空間選擇性.天線陣列接收到的信號經過加權后在各單元的輸出端口合成輸出.來自干擾方向的大功率干擾信號被反相對消而抑制，來自其他方向的期望信號幾乎不會受到影響，即環路構建了一個空間傳輸零點.我們將信號停止角定義為傳輸零點所在的角度，其他角度定義為信號通過角.

圖1 多通道干擾抑制技術的系統示意圖Fig.1 System diagram of multi-channel interference mitigation technology

干擾抑制電路單元是一個四端口網絡，其內部的詳細結構如圖2 所示.電路單元的4 個端口分別命名為射頻輸入端口(#1)、耦合輸入端口(#2)、射頻輸出端口(#3)以及耦合輸出端口(#4).流入端口1 的是本電路單元前端天線的射頻信號，流入端口2 的是經過加權環路加權后的其他電路單元前端天線的射頻信號，端口3 將加權組合后的信號輸出至射頻接收鏈路，端口4 為其他電路單元提供耦合對消信號.

圖2 干擾抑制電路單元內部結構及端口說明示意圖Fig.2 Internal structure and port description of interference suppression element

對于圖1 所示的加權環路結構，電路單元分別編號為1～N.從單元1 到單元N，相鄰單元的耦合輸入端口和耦合輸出端口相互連接.需要注意的是，單元N的耦合輸出端口與單元1 的耦合輸入端口連接，形成環路結構.

假設QC 和APWN 均是對稱、互易且匹配良好的器件，那么它們的S 參數矩陣可分別表示為：

所以，圖2 所示電路單元i的S 參數矩陣表示為

因此，電路單元的輸入輸出關系可以表示為

設加權環路前端的單元天線為完全相同的N個全向性天線，所以對于遠場信號而言，加權環路的輸入為幅度相等的一組信號， 表示為[exp(j?1),exp(j?2),···,exp(j?N)].所以單元i(i=2,3, ···,N)的流入信號為

單元1 的流入信號為

加權環路前端連接的是按照特殊規則排布的天線陣列時，加權環路輸入信號的相位與俯仰角θ 及方位角 ψ 相關，即 ?(ψ,θ).按照停止角信息根據式(7)、(8)設置相位權值與幅度權值，在停止角處使=0，即可使環路在停止角處構建傳輸零點.

加權環路的作用與相控陣中的移相器和饋電網絡的作用相同，即通過調控環路中APWN 的相位權值，可以實現傳輸零點的空間電掃描.所以，加入環路之后，天線單元本身的輻射特性沒有變化.但是，環路與天線共同作用時，輸出端口的空間響應、增益有所變化.對于空間響應而言，各電路單元輸出端口的空間響應是前端天線單元的方向圖與環路在該輸出端口處的空間響應的乘積，具體表現為天線單元的方向圖上出現被環路空間響應調控的可調零點.強干擾抑制即依靠該可調零點完成.對于通過角處增益而言，各輸出端口的增益是天線單元的增益加上環路在通過角處的插入損耗.為增大整個系統的增益，應減小環路的插入損耗.

2 多通道傳輸零點仿真分析

在先進設計系統(advanced design system, ADS)電路設計軟件中搭建幅相加權環路.搭建的環路原理圖如圖3 所示，該電路有兩個主要部分，分別為天線陣列模擬電路以及幅相加權環路.天線陣列模擬電路中，端口1 的輸出通過功分器分為N個信號通道；每個信號通道中連接一個移相器，用以模擬天線陣列各輸出端口之間的相位關系.所以，模擬的陣列輸出為全向性天線組陣后的輸出.模擬天線陣列接收到遠場信號時，漸進相移可以通過調整移相器的相移量來實現.幅相加權環路中，幅度加權與相位加權分別通過衰減器與移相器實現.為了對所提環路進行原理性驗證，進而得到加權環路一般性的設計方法，在天線陣列模擬時，未考慮前端天線陣元之間的相互耦合.

環路工作頻率設置為1.3 GHz，模擬均勻直線陣列的陣元間距為半波長.相位權值與幅度權值分別由式(7)、(8)計算得到.對于一維線陣/二維面陣而言，上半空間與下半空間對稱，只研究上半空間(+z)中的響應即可得到環路的全空間響應.現對俯仰角 θ做出如下假定： θ ∈[0,π/2](0 ≤ψ ≤π)、θ ∈[-π/2,0](-π ≤ψ<0).如不做特殊說明，以下仿真均采用上述仿真條件.

2.1 陣元數目與零陷度寬

以四元均勻直線陣與八元均勻直線陣為對象，研究陣元數目對構建傳輸零點的影響.QC 的耦合度設置為-3 dB，設置方位角 ψ=π/2、俯仰向停止角為20°，仿真結果如圖4 所示.兩種陣列情況下，每個電路單元的輸出在停止角處都構建了高達50 dB 的零陷.定義10 dB 零陷寬度為抑制大于10 dB 的所有角度所在的角度范圍.在預設停止角為20°時，四單元加權環路的10 dB 零陷寬度達到30°，八單元加權環路則達到16°，10 dB 零陷寬度顯著減小.并且此現象具有普遍性，即停止角設置在其他角度上時，單元數目越多10 dB 零陷寬度也越窄.所以，在不考慮其他因素影響的情況下，使用更多電路單元的加權環路可以構建位置更加準確的空間零點.由于電路單元1 中APWN 的相位權值超過 2π，其信號通過角處的插入損耗隨角度變化存在波動.其他電路單元在信號通過角處的插入損耗幾乎為零.各電路單元的幅度響應基本一致，說明環路的輸出具備較好的幅度一致性.

在前端模擬的陣列為八元均勻直線陣情況下，根據式(7)、(8)設置相位權值，方位角固定時該電路可以在180°俯仰角范圍內構建可調零陷，仿真結果如圖5 所示.為清晰地展示加權環路在寬角度范圍內構建零陷的優良性能，在圖中只繪制了第8 個電路單元的響應.仿真結果顯示：提出的加權環路可以在180°的寬角范圍內構建高達50 dB 的零陷，說明加權環路可以在全視場中靈活地構建零點.

圖5 180°角度范圍內構建可調零陷的仿真結果Fig.5 Simulation results of constructing adjustable null with 180° range

2.2 耦合器插入損耗與環路插入損耗

在加權環路中，APWN 加權后的信號由QC 耦合到射頻輸出端口與其他信號合成.因此，QC 的耦合度對零點的深度有至關重要的影響.QC 的結構示意圖如圖6 所示，所有端口的功率關于IN 端口的功率歸一化.在ISO 端口與IN 端口完全隔離的情況下，如果THU 端口輸出功率為P，則CPL 端口輸出功率為1-P.此時，QC 的插入損耗LI=-STHU,IN=-10lg(P)，耦合度C=10lg(1-P).

圖6 QC 的結構示意圖Fig.6 Schematic of the structure of the QC

前端模擬的陣列為四元均勻直線陣，設置方位角 ψ=π/2固定，俯仰向停止角為20°，QC 的S 參數中STHU,IN分別設置為-1 dB、-3 dB、-5 dB 和-7 dB 時，根據式(7)、(8)分別計算上述四種情況下對應的幅度權值與相位權值，并分別進行仿真，仿真結果如圖7所示.在設置的停止角處，每個電路單元的輸出都形成高達80 dB 的零點.QC 的插入損耗越小，加權環路在通過角處的插入損耗也越小.所以在選擇QC時，為了使加權環路插入損耗小，宜選擇插入損耗較小的QC.本節仿真結果在驗證式(8)中幅度權值準確性的同時，為QC 耦合度的選擇提供了依據.

圖7 不同耦合度情況下各個電路單元的響應Fig.7 The response of each circuit element in the case of different coupling degrees

2.3 陣元間距與零點模糊

設置方位角 ψ=π/2固定，俯仰向停止角為20°，將加權環路分別連接于模擬陣元間距為d=λ和d=3λ/2的四元均勻線性陣列時，加權環路響應的仿真結果如圖8 所示.可以發現，當陣元間距d滿足d≥λ時，環路的響應在多個角度存在零點，即出現零點模糊.

圖8 模擬的陣列單元間距不同時四單元電路的響應Fig.8 Response of a four-element circuit with different array element spacings

經分析：當加權環路應用于均勻線性陣列，且相位權值滿足式(7)時，環路中各電路單元的相位權值可 以 分 別 表 示 為φi=kdsin θ(i=2,3,···,N)，φ1=-(N-1)kdsin θ ，其中k=2π/λ稱為波數.所以，當陣元間距d滿足d≥λ 時，在 θ ∈(-π/2，π/2)范 圍內，φi超出( 0,2π)，出現相位模糊，進而導致零點模糊.出現零點模糊時，設置的停止角 θset和 模糊停止角 θamb滿足如下關系：

因此，當加權環路應用于均勻線性陣列時，為了不出現模糊零點，陣元間距d必須滿足d≤λ/2.

2.4 三維空間傳輸零點

加權環路響應中零點的位置與相鄰電路單元之間APWN 的相位權值密切相關.由式(7)可知，QC 參數確定時，相鄰電路單元之間APWN 的相位權值由對應的前端天線在停止角處的入射相位差決定.所以，無論前端陣列是何種形式(一維線陣或者二維面陣)，只要前端天線陣元之間的相位差與三維空間中的空間角度一一對應，那么該電路就具備準確抑制該角度上強干擾的能力.對于如圖9(a)所示的一維線陣，相鄰陣元之間同一相位差對應多個空間位置，所以所提加權環路連接于其后時只能在俯仰角所在的二維平面上構建位置準確的零點.如果方位角也同時在 (-π/2,π/2)掃描，電路的響應將從二維平面中的零點擴展到三維空間中的“槽”，如圖10所示.也就是說，提出的環路連接于一維線陣時，除設定停止角處的干擾被抑制之外，其他環形“槽”角度上的信號也會被抑制.要構建位置準確的三維空間零點，必須將加權環路連接于二維面陣，如圖9(b)中所示的均勻圓形陣列.對于二維圓形陣列而言，相鄰陣元之間同一相位差只對應一個空間位置.空間角度與相位權值一一對應，零點位置在三維空間中的準確度得到大幅提升.

圖9 兩種陣列的空間位置Fig.9 Spatial positions of the two arrays

圖10 加權環路連接于模擬的均勻線性陣列時電路在三維空間中的響應Fig.10 Circuit response in 3D space with weighting loop connected to a simulated uniform linear array

圓形陣列所處圓的半徑設置為半波長.三維空間 中 的 停 止 角 設 置 為 (ψset,θset) = (45°,45°).根 據 式(7)、(8)設置幅度權值和相位權值，得到加權環路的響應，結果如圖11 所示.從仿真結果可知，環路各個輸出端口的響應在設置的停止角處都有效地形成顯著的三維空間零點.零點深度達到50 dB.事實上，當前端模擬的陣列為二維面陣時，在上半空間(+z)所在范圍內，該電路都可以靈活地構建唯一的、準確的三維空間零點.

圖11 加權環路連接于模擬的均勻圓形陣列時電路在三維空間中的響應Fig.11 Circuit response in 3D space with weighting loop connected to a simulated uniform circular array

3 實驗驗證

使用集成QC 和幅相多功能芯片搭建四單元幅相加權環路并進行測試，以驗證提出的環路結構在構建空間零點時的性能.

3.1 加權環路組件測試

加權環路中，幅相加權用GaAs 幅相多功能芯片完成.該芯片集成6 位數控移相器、6 位數控放大/衰減器，其關鍵參數如表1 所示.該多功能芯片具有相移/衰減范圍寬、精度高、步長小等優異性能，可以比較準確地完成射頻幅度加權與相位加權.

表1 幅相多功能芯片的關鍵參數Tab.1 Critical parameters of amplitude-phase multi-function chip

圖12 所示為集成QC 的測試結果.在1.3 GHz處，該集成QC 的插入損耗為3.58 dB，隔離度為19 dB.當信號從IN 端口流入QC 時，THU 端口和CPL端 口 之 間 的 相 位 差 為90.5°～93°.因 此，該 集 成QC 具備低插入損耗、高隔離度以及輸出端口正交等性能優勢，將其用于加權環路可以實現正交耦合功能.

圖12 集成QC 器件測試結果Fig.12 Parameters of the integrated QC device

3.2 四單元加權環路測試

為了對所提環路進行原理性驗證，在天線陣列模擬時，未考慮前端天線陣元之間的相互耦合.所以，在對加權環路的仿真結果進行測試驗證時，采用了注入式測試方法.該測試方法下，信號源輸出的信號經過功分器分為等幅同相的N路信號；這N路信號經過N個移相器移相，形成具有陣列輸出特性(幅度相等、相位滿足陣列輸出相位)的N路信號，作為加權環路的輸入.用該方法測試搭建的環路時，實際的輸入與仿真的輸入最為接近，可以更準確地完成仿真結果的驗證，進而完成所提環路的原理性驗證.注入式測試方法的原理圖和測試現場的照片如圖13(a)、(b)所示.加權環路的主體以及其拆解后的組件如圖13(c)所示.

圖13 四單元幅相加權環路測試Fig.13 Measurment of four-element amplitude-phase weighted loop circuit

為了測量四單元加權環路的響應，使用3 個一分二功分器和1 組微帶傳輸線(四通道)來產生陣列輸出的等幅、相干相移信號.共制作了7 組微帶傳輸線，分別產生入射角為-80°、-60°、-45°、-30°、-20°、-10°、0°、10°、20°、30°、45°、60°和80°的13 組四通道相干相移信號.為了使環路入射信號的幅度相等，使用電長度相等的同軸線連接功分器和傳輸線.圖14為上述各個入射角度下陣列輸出相位的仿真結果和用功分器、傳輸線組生成陣列輸出相位的測量結果.生成的陣列輸出相位與理想陣列輸出相位的相位誤差不超過10°.所以功分器與傳輸線組可以用來生成前端均勻線性陣列的輸出.需要注意的是，在進行相位權值調控時，需要以生成的真實相位信息來計算相位權值.在測量加權環路中某一個電路單元射頻輸出端口的響應時，其他電路單元的射頻輸出端口接50 Ω 匹配負載.需要注意的是，使用FPGA 控制幅相多功能芯片調整幅度權值和相位權值時，必須考慮同軸線的相位偏移和幅值衰減.測試得到整個測試電路的響應后，減去前端生成陣列輸出時引入的額外插入損耗(即功分器、傳輸線以及連接它們的同軸線的插入損耗)，就可以獲得加權環路的響應.

圖14 四通道輸出的測試結果Fig.14 Measured results for four-channel output

在驗證測試中，零陷停止角設置為0°與20°兩個角度，測試結果如圖15 所示.實測結果與仿真結果比較吻合.每個通道在設置的停止角處至少有20 dB 的零點，使加權環路具有四通道的干擾抑制效果.同時，信號通過角處小信號的插入損耗幾乎為零，可以保證期望信號的正常接收.

圖15 兩個停止角下的測試結果與仿真結果Fig.15 Measured and simulated results at the two stop angles

4 結 論

本文提出了一種射頻前端多通道幅相加權環路.該電路通過耦合加權的方式為天線陣列的每個信號通道構建一個空間傳輸零點，以抑制從零點方向耦合進入天線陣列的強干擾.測試的四單元加權環路的零點深度至少達到20 dB，其他角度的插入損耗幾乎為零，這使該電路可以在抑制強干擾的同時正常接收微弱的期望信號.該電路可以應用于多種常見的陣列形式，靈活地抑制寬角范圍內的強電磁干擾.