半導電層電性參數對站用支柱絕緣子電場分布的影響

趙禹來， 吳胥陽， 張健聰， 杜勁超， 周 旺， 何高輝

（1.國網浙江省電力有限公司金華供電公司，浙江 金華 321000；2.中國電力科學研究院有限公司，北京 100192；3.西南大學 工程技術學院（智能電網及裝備新技術國際研發中心），重慶 400715）

0 引 言

支柱絕緣子由于具有良好的絕緣性能和支撐作用，被廣泛應用在各等級變電站中。但由于表面潮濕和臟污等問題[1]，支柱絕緣子表面容易引起電暈放電，易導致局部爬電，造成絕緣損傷和過熱的發生[2-4]。

為優化支柱絕緣子表面狀況來改善電場，一些研究提出了利用半導電層改善絕緣子表面的不良狀況[5-7]。文獻[5]通過試驗證明半導體超疏水復合涂層具有良好的熱效應、超疏水性，很好地改善了絕緣子表面狀況。文獻[6]提出了具有非線性場相關電阻率的防電暈層絕緣子電場分布的通用方法，并說明半導電層具有防暈作用。文獻[7]通過仿真和試驗表明半導體釉與普通電瓷絕緣子的組合可使絕緣子串表面電位分布更均勻，可抑制沿面放電，提高污閃電壓。但半導電層由于其特殊的相對介電常數和電阻率，涂覆在絕緣子表面引起的變化不可忽視，而對該方面公開的研究較少。文獻[8]通過仿真計算了半導電層不同電阻率和相對介電常數對車頂絕緣子電場分布的影響，但未研究分析電場變化的原因、半導電層在不同瓷質材料絕緣子上的表現，且未計算分析在潮濕或臟污環境下半導電層是否具備改善電場的作用。

本文以某變電站站用支柱絕緣子為研究對象，通過實際測量絕緣子尺寸建立仿真模型，研究該支柱絕緣子表面的電場分布，并模擬涂覆半導電層的情況，對比表面潮濕附有水珠和臟污情況下有無半導電層的電場強度，計算了半導電層相對介電常數和電阻率對最大電場的影響，分析了表面最大電場變化的原因，并考慮不同瓷件電性參數的影響，提出了具有通用性的最佳半導電層電性參數，為均勻支柱絕緣子表面電場的研究提供參考。

1 模型的建立

1.1 研究對象

本文以某變電站110 kV 支柱絕緣子為研究對象，并實際測量其外形尺寸，其示意圖如圖1 所示，該支柱絕緣子為等徑13傘結構。

圖1 某型號13傘站用支柱絕緣子示意圖Fig1 Schematic diagram of post insulator with 13 umbrella for station

利用COMSOL Multiphysics軟件建立二維軸對稱支柱絕緣子幾何模型。由于本文主要研究半導體電層對站用支柱絕緣子表面電場分布的影響，因此對模型進行了簡化，模型包含瓷件、金屬附件、空氣、半導體電層。

1.2 場控制方程

工頻電場屬于電準靜態場[9-10]，在工頻下可忽略電磁感應?B/?t的作用，結合麥克斯韋方程組，得到式（1）～（4）的基本方程。

式（1）～（4）中：H為磁場強度，A/m；J為電流密度，A/m2；D為電位移矢量，C/m2；E為電場強度，V/m；B為磁感應強度，T；t為時間，s；ρ為場中某點的自由電荷體密度，C/m3。

將式（1）取散度，推算得到式（5）。

將J=σE，D=εE，E=-?φ代入式（5），可得式（6）。

式（6）中：σ為電導率，S/m；ε為相對介電常數；φ為電勢，V。

將式（6）轉換成復數形式，得到式（7）。

式（7）中，ω=2πf，因而可在各頻率下求解，工頻條件下f取50 Hz。

根據以上的控制方程結合有限元軟件對本文模型進行求解。

1.3 模型參數與邊界條件

仿真計算時需考慮材料的電阻率和相對介電常數，在COMSOL 中選擇AC/DC 電流接口[11]。表1為仿真計算模型的基本參數（初始參數），瓷件和半導電層的基本參數是參考文獻[12-17]綜合考慮后的值。本文后續還將研究半導電層不同材料參數對電場分布的影響，計算時將會修改這些值。

表1 仿真中各介質材料基本參數Tab.1 Basic parameters of each medium material in simulation

研究對象為110 kV 等級支柱絕緣子，將其最大運行相電壓U1設置為69.86 kV，則在支柱絕緣子高壓端施加最大運行相電壓U1，在低壓端設置接地U0=0。以上邊界條件均為第一類狄利克萊（Dirichlet）邊界。

設置包圍支柱絕緣子的空氣域，如圖2(a)所示，形成封閉區域，將模型開域問題轉化為有限域求解[14]，并細化精度進行網格剖分，如圖2(b)所示。

圖2 仿真模型及網格剖分Fig.2 Simulation model and mesh generation

2 支柱絕緣子表面電場分布及涂層位置

通過仿真計算支柱絕緣子的電位分布和電場分布，結果如圖3 所示。從圖3 可以看出，該支柱絕緣子的電場薄弱環節在于高壓端、低壓端部分傘裙表面。電場集中的位置容易在復雜多變的大氣環境、臟污等條件下發生電暈放電，電暈放電會導致絕緣損傷，破壞瓷件表面，對疏水性產生不良影響，最終發展成局部爬電，因而本文主要研究半導體涂層對絕緣子傘裙表面電場的改善。

圖3 支柱絕緣子電位分布和電場分布Fig.3 Potential distribution and electric field distribution of post insulator

繪制得到傘裙表面的電位分布和電場分布曲線如圖4 和圖5 所示。由圖4 和圖5 可知，支柱絕緣子傘裙上的電場體現為兩端高、中間低的特點，并且處于高壓端位置的傘裙電場高于低壓端附近的傘裙電場。

圖4 支柱絕緣子表面電位分布曲線Fig.4 Surface potential distribution curve of post insulator

圖5 支柱絕緣子表面電場分布曲線Fig.5 Surface electric field distribution curve of post insulator

根據圖3 的三維表面電場分布、圖5 的電場分布曲線以及文獻[8]的相關研究可知，支柱絕緣子表面最大電場集中在高、低壓端位置，且第一節和最后一節表面電場最為集中。因而本文研究在高、低壓端表面同時涂覆半導電層對電場分布的影響，涂覆位置如圖6 所示。需要特別說明的是，本文中高壓端涉及到的涂層長度為140 mm（從高壓端金具根部與瓷件交界位置算起），低壓端涉及到的涂層長度為190 mm（從低壓端金具上端與瓷件交界位置算起），涂層覆蓋首片和末片傘裙。

圖6 半導電層涂覆位置Fig.6 Semi-conductive layer coating position

3 半導電層對支柱絕緣子表面水珠和臟污電場的影響

由于在潮濕和臟污情況下，支柱絕緣子表面電場畸變嚴重。本節主要對比潮濕天氣下支柱絕緣子高壓端表面出現水珠以及臟污時，有無涂覆半導電層時表面的電場強度，用以研究半導電層對水珠和臟污引起的電場畸變是否有改善。

水珠的形態與電場和材料表面疏水性等有關，為簡化模型，本文參考文獻[20]將水珠半徑設置為0.1 mm 的半球形。實際臟污在絕緣子表面為不規則形狀，本文設置長臟污帶模擬污穢附著在傘裙表面的情況，其中污穢又分為濕污和干污兩種情況。

圖7～9分別為有無半導電層高壓端表面水珠、濕污、干污的最大電場以及最大電場出現在水珠和污穢帶與絕緣子表面搭接的位置，該位置為瓷件或半導電層與水珠、濕污、干污以及空氣3種介質的交界位置，其材料相對介電常數和電導率具有較大差別，容易在該位置形成電場極值。

圖7 有無半導電層高壓端表面水珠電場最大值Fig.7 Maximum electric field of water droplets on the surface of high voltage terminal with or without semi-conductive layer

圖8 有無半導電層高壓端表面濕污電場最大值Fig.8 Maximum electric field of wet pollution on the surface of high voltage terminal with or without semi-conductive layer

圖9 有無半導電層高壓端表面干污電場最大值Fig.9 Maximum electric field of dry pollution on the surface of high voltage terminal with or without semi-conductive layer

從圖7～9可以看出，涂覆半導電層后，水珠、濕污和干污在高壓端表面形成的最大電場值均減小，分別減小了2.10%、41.58%、0.36%，其中濕污對最大電場的削弱作用最顯著。因而，涂覆半導電層對潮濕和臟污的情況有改善作用，下面研究最佳半導電層電性參數具有深入意義。

4 半導電層電性參數對最大電場的影響

4.1 相對介電常數的影響

圖10為半導體相對介電常數（εr）對支柱絕緣子表面最大電場的影響，εr為1～80。從圖10 可以看出，對于高壓端最大電場，εr為1～22時，最大電場隨著εr的增加而減小，在εr大于22 時，最大電場隨著εr的增加而增大；對于低壓端最大電場，εr為1～12時，最大電場隨著εr的增加而減小，在εr大于12時，最大電場隨著εr的增加而增大。

圖10 半導電層相對介電常數對支柱絕緣子表面最大電場的影響Fig.10 Effect of relative dielectric constant of semi-conductive layer on the maximum electric field of post insulator surface

由仿真結果可知，在高壓端涂覆半導電層對電場的改善效果顯著，相對介電常數在10～68內最大電場強度均在黑色虛線以下，從不涂覆半導電層高壓端最大電場2.609 6 kV/cm 減小到2.230 2 kV/cm（此時εr=22），降幅為14.5%；而在低壓端涂覆半導電層對電場的改善效果不顯著，相對介電常數在10～16 范圍內最大電場強度在紅色虛線以下，從不涂覆半導電層低壓端最大電場1.997 7 kV/cm 減小到1.950 6 kV/cm（此時εr=12），降幅為2.4%。

εr為1、12、22、80時絕緣子表面電場分布和電位分布分別如圖11 和圖12 所示。從圖11 可以看出，較為明顯的薄弱點在高壓端的位置1、位置2、位置3以及低壓端與金具搭接位置（位置4），其中位置2和位置3是半導體與瓷質材料搭接的位置。結合圖12(a)可以看出，位置1 的電位隨著相對介電常數的增加，其曲線斜率越來越小，而位置2的電位曲線斜率越來越大，說明隨著半導電層相對介電常數的增加，最大電場所在位置由位置1 轉移到位置2，與圖10 規律一致，存在最低點。從圖12(b)可以看出，隨著半導體相對介電常數的增加，低壓端與金具搭接（位置4）電位曲線上升的斜率越來越小，而位置3電位曲線上升的斜率越來越大，最大電場所在位置由低壓端與金具搭接處轉移到位置3，與圖10 規律一致。

圖11 不同相對介電常數對支柱絕緣子電場分布的影響Fig.11 Effect of different relative dielectric constant on the electric field distribution of post insulator

此外，根據之前計算得到高、低壓端的最佳εr分別為22 和12，所以本文通過不同的εr組合分別計算高壓端和低壓端的最大電場強度，結果如表2所示。從表2 可以看出，高、低壓端涂覆各自最佳εr的半導電層比兩端涂覆統一εr的半導電層或僅一端涂覆對應最佳εr的半導電層對電場改善的效果要好。

表2 不同最佳相對介電常數組合下高、低壓端的最大電場Tab.2 The maximum electric field at the high and low voltage terminals under different combination of optimum relative permittivity

4.2 電阻率的影響

圖13 和圖14 分別為半導體電阻率ρ0對支柱絕緣子表面高壓端和低壓端最大電場的影響，半導體電阻率范圍為1～1010Ω·m，其中相對介電常數取12、22、仿真默認值10 以及用于比較的相對介電常數40、80。從圖13 和圖14 可以看出，高壓端和低壓端最大電場總體上均隨著ρ0的增加而減小，其減小的最大限度與相對介電常數有關。但需要注意的是，高壓端最大電場在半導電層相對介電常數較小的情況下，其曲線尾部先出現一定的上翹再趨于穩定，形成一個波谷。對于高壓端，選擇合適的半導電層相對介電常數情況下，半導電層的電阻率至少需要大于1×107Ω·m，其最大電場才會小于無半導電層的情況。而對于低壓端，相對介電常數仍為重要參數，在有效改善電場效果的相對介電常數情況下，半導電層的電阻率至少需要大于6×107Ω·m。

圖13 半導電層電阻率對支柱絕緣子高壓端表面最大電場的影響Fig.13 Effect of semi-conductive layer resistivity on the maximum electric field on the high voltage terminal surface of post insulator

圖14 半導電層電阻率對支柱絕緣子低壓端表面最大電場的影響Fig.14 Effect of semi-conductive layer resistivity on the maximum electric field on the low voltage terminal surface of post insulator

ρ0為1×104、1×106、1×107、1×109Ω·m 時絕緣子表面電場分布和電位分布分別如圖15 和圖16 所示。與前述類似，較為明顯的薄弱點，在高壓端的位置1、位置2、位置3 以及低壓端與金具搭接處（位置4）。

圖15 不同電阻率對支柱絕緣子電場分布的影響Fig.15 Effect of different resistivity on the electric field distribution of post insulator

圖16 近高、低壓端電位分布曲線Fig.16 Potential distribution curves near high and low voltage terminals

從圖16(a)可以看出，位置2 的電位曲線斜率曲線隨著電阻率的增加越來越小，而位置1 的電位曲線斜率越來越大。但電阻率增大到1×107Ω·m 后，位置1 和位置2 的電位曲線斜率接近，且都低于電阻率較小時位置2 的情況（位置1 在電阻率較小時附近為等電位），與圖13 變化規律一致。從圖16(b)可以看出，隨著半導體電阻率的增加，低壓端與金具搭接位置的電位曲線上升斜率越來越大，而位置3 的電位曲線上升的斜率越來越小，低壓端最大電場的位置由位置3 轉移到低壓端與金具搭接位置，但高電阻率情況下低壓端金具搭接位置的電場還是小于低電阻率情況下位置3 的電場，與圖14 變化規律一致。

5 瓷件材料影響分析

考慮到站用支柱絕緣子瓷件材料可能不同，加上瓷件運行老化等因素，瓷件電性參數可能會發生變化，本文仿真計算了瓷件相對介電常數在2～10內，以及瓷件電阻率在1×1010～1×1015Ω·m 內時，不同半導體電層εr和ρ0對表面最大電場的影響，以研究半導電層最佳電性參數的通用性。

圖17 和圖18 分別為在不同瓷件相對介電常數下，半導電層相對介電常數對高、低壓端表面最大電場的影響。從圖17可以看出，雖然瓷件材料的相對介電常數不同，但最佳半導電層相對介電常數集中在22附近，此時對高壓端最大電場的改善作用最好。從圖18可以看出，最佳半導電層相對介電常數集中在12～18之間，大多數情況在12附近。

圖17 不同瓷件相對介電常數對高壓端表面最大電場的影響Fig.17 Effect of relative dielectric constants of different porcelain on the maximum electric field of high voltage terminal surface

圖18 不同瓷件相對介電常數對低壓端表面最大電場的影響Fig.18 Effect of relative dielectric constants of different porcelain on the maximum electric field of low voltage terminal surface

圖19 和圖20 分別為在不同瓷件材料電阻率對高、低壓端表面最大電場的影響。從圖19 和圖20可以看出，瓷件電阻率在1×1010～1×1015Ω·m 內時，瓷件電阻率對最大電場幾乎沒有影響，說明在正常的材料電性參數下，前述半導體電阻率對絕緣子表面最大電場的影響規律具有通用性。

圖19 不同瓷件電阻率對高壓端表面最大電場的影響Fig.19 Effect of different porcelain resistivity on the maximum electric field of high voltage terminal surface

圖20 不同瓷件電阻率對低壓端表面最大電場的影響Fig.20 Effect of different porcelain resistivity on the maximum electric field of low voltage terminal surface

6 結 論

（1）支柱絕緣子的電場薄弱環節在高壓端、低壓端部分傘裙表面，且第一節和最后一節表面電場最為集中。

（2）涂覆半導電層對絕緣子高壓端表面的水珠、濕污帶、干污帶引起的電場最大值具有減小作用，其中濕污情況最為顯著，最大降幅約為41.58%。

（3）在高壓端涂覆半導電層對電場的改善效果顯著，通過調控半導體相對介電常數，表面最大電場與不涂覆半導電層相比，最大降幅約為14.5%；在低壓端涂覆半導電層效果不顯著，表面最大電場與不涂覆半導電層相比，最大降幅為2.4%。

（4）高、低壓端涂覆各自最佳相對介電常數的半導電層，其電場改善的效果最好。

（5）高壓端和低壓端最大電場均隨著半導體相對介電常數的增加先減小后增大，隨著半導體電阻率的增加而減小。

（6）在正常瓷件電性參數范圍內，半導電層最佳電性參數具有通用性。高壓端最佳半導電層相對介電常數為22，低壓端最佳半導電層相對介電常數為12；高壓端半導電層的電阻率至少大于107Ω·m，低壓端半導電層的電阻率至少大于6×107Ω·m，其最大電場才會小于不涂覆半導電層的情況。