SRAM 單元的單粒子效應(yīng)三維敏感區(qū)形狀參數(shù)模擬仿真方法

王玉才，劉 艷，曹榮幸，李紅霞，劉 洋，鄭 澍，韓 丹，薛玉雄

（揚州大學(xué) 電氣與能源動力工程學(xué)院，揚州 225127）

0 引言

靜態(tài)隨機存儲器（SRAM）作為信息存儲核心單元，在空間環(huán)境中容易發(fā)生單粒子翻轉(zhuǎn)（SEU），可造成存儲器狀態(tài)改變、數(shù)據(jù)丟失等危害[1]。近些年，隨著集成度提高，器件SEU 臨界電荷降低，納米器件的臨界電荷已經(jīng)小于1 fC，導(dǎo)致器件對單粒子效應(yīng)（SEE）越來越敏感。

長期以來，對SEE 的研究主要集中在地面模擬試驗，包括地面加速器試驗和脈沖激光模擬試驗。地面加速器試驗主要是利用重離子加速器進行SEE試驗，目前手段已經(jīng)很成熟，但是重離子試驗提供機時相對較少，并且試驗費用高[2]；脈沖激光模擬試驗是利用現(xiàn)代激光與光電技術(shù)實現(xiàn)誘發(fā)星用器件類似的SEE，具有試驗評估快速、成本低和周期短等優(yōu)勢[3]。

此外，模擬仿真也是評估器件SEE 的重要手段。解磊等[4]用計算機輔助設(shè)計（TCAD）仿真方法，研究了65 nm 體硅工藝下，商用6 管SRAM 和高密度設(shè)計的DICE 結(jié)構(gòu)SRAM 的中子SEE。李振濤等[5]通過二維數(shù)值擬合得到了SEE 瞬態(tài)電流脈沖并將其代入電路模擬軟件HSPICE 中進行SRAM 存儲單元SEU 的電路模擬。姚思遠等[6]基于 0.18 μm CMOS 工藝的SRAM 單元進行電路仿真，得到該單元的翻轉(zhuǎn)閾值。目前，未見SRAM 單元的敏感區(qū)形狀參數(shù)仿真研究報道，計算敏感區(qū)形狀參數(shù)可以判斷器件內(nèi)部敏感位置分布。

計算敏感區(qū)形狀參數(shù)可以判斷器件內(nèi)部敏感位置分布，但目前未見SRAM 單元的敏感區(qū)形狀參數(shù)仿真研究報道。為此，本文提出一種SRAM 單元的SEE 三維敏感區(qū)形狀參數(shù)模擬仿真研究方法，可以獲得器件三維敏感區(qū)形狀參數(shù)大小，為研究器件內(nèi)部單粒子電荷收集機制提供思路。

1 模擬仿真方法

本文模擬仿真方法的總體思路為：根據(jù)SRAM單元核心器件MOSFET 的尺寸結(jié)構(gòu)和工藝參數(shù)，通過TCAD 對器件進行三維結(jié)構(gòu)建模。再使用模型網(wǎng)格劃分工具對器件的三維結(jié)構(gòu)模型進行網(wǎng)格劃分，生成網(wǎng)格化的器件結(jié)構(gòu)并開展器件電學(xué)特性仿真。通過調(diào)整器件溝道、材料組成以及摻雜濃度等實現(xiàn)器件電學(xué)模型的優(yōu)化，然后對三維器件電學(xué)模型進行SEE 瞬態(tài)電流仿真。為了能夠精確掌握SEE 規(guī)律以及整個器件單元的SEE 敏感區(qū)形狀參數(shù)，仿真時設(shè)置輻射粒子從不同方向、不同位置入射器件單元，得到對應(yīng)的單粒子瞬態(tài)電流。通過集成電路模擬程序（SPICE）網(wǎng)表文件構(gòu)建6 管SRAM電路模型結(jié)構(gòu)，再將不同粒子入射條件下的單粒子瞬態(tài)電流作為故障電流源注入SPICE 模擬電路仿真結(jié)構(gòu)中，觀察電路單元的輸入輸出，分析SRAM單元是否發(fā)生SEU，最終以SRAM 單元SEU 的最小電荷量作為臨界電荷，并通過分析敏感入射點的位置參數(shù)得到SRAM 單元SEE 敏感區(qū)形狀參數(shù)。

1.1 器件結(jié)構(gòu)及仿真參數(shù)

本文構(gòu)建了N 型和P 型MOS 晶體管的三維仿真結(jié)構(gòu)，相比于二維仿真結(jié)構(gòu)，能夠更好地模擬器件三維敏感區(qū)形狀參數(shù)。三維器件長度為0.25 μm，寬度為0.1 μm，高度為0.2 μm。漏源位于器件的兩側(cè)，長度均為0.05 μm，柵長為0.065 μm，柵寬為0.018 μm，柵氧化層的厚度為0.002 μm。N 型和P 型MOS 晶體管摻雜結(jié)構(gòu)模型如圖1 所示[7]。

圖1 MOS 晶體管摻雜結(jié)構(gòu)模型Fig.1 Doped structure model of MOS transistor

在構(gòu)建好三維器件結(jié)構(gòu)后，定義器件電學(xué)仿真的物理模型，選用的物理模型有SRH 復(fù)合模型、CVT 集成模型[8]、Auger 復(fù)合模型和碰撞離化模型[9]。接觸材料定義為肖特基接觸，仿真的數(shù)值計算方法使用Newton 迭代法。最后對N 型和P 型三維MOS 晶體管進行電學(xué)特性仿真，通過施加漏極電壓0.05 V 和在0～1 V（PMOS 中為0～-1 V）間掃描柵極電壓獲得器件轉(zhuǎn)移特性曲線，如圖2 所示；通過施加不同的柵極電壓（Vgs）0.5 V、1 V、1.5 V，以及在0～1 V（PMOS 中為0～-1 V）間掃描漏極電壓獲得輸出特性曲線，如圖3 所示。從轉(zhuǎn)移特性曲線可以看出器件的閾值電壓為0.3 V，與已報道的65 nm 工藝器件的試驗測量結(jié)果相近[10]，驗證了所構(gòu)建器件結(jié)構(gòu)模型的有效性。

圖2 MOS 晶體管轉(zhuǎn)移特性仿真曲線Fig.2 Transfer characteristic simulation curves for MOS transistors

圖3 MOS 晶體管輸出特性仿真曲線Fig.3 Output characteristic simulation curves for MOS transistors

在器件電學(xué)模型基礎(chǔ)上，通過TACD 定義器件內(nèi)物理模型和入射粒子參數(shù)，構(gòu)建器件重離子SEE 模型。模型構(gòu)建是通過TCAD 中器件仿真器Atlas 實現(xiàn)，其中的指令“singleeventupset”可以定義重離子入射器件后因碰撞離化產(chǎn)生的電子-空穴對的空間和時間分布信息。

在仿真中，重離子的線性能量轉(zhuǎn)移（LET）可用線性電荷沉積（LCD）描述，LCD 的單位為pC/μm。LET 值與LCD 值之間存在比例關(guān)系LCD=LET×ρ/EI，其中：ρ 為半導(dǎo)體材料密度，Si 材料為2.33 g/cm3；EI為產(chǎn)生1 個電子-空穴對所需要的能量，Si 材料為3.6 eV[11]。得到在Si 材料中LET=1 MeV·cm2/mg所對應(yīng)的LCD=0.010 3 pC/μm。單粒子模塊定義的信息：粒子LET 值1.5 MeV·cm2/mg，即LCD 為0.015 45 pC/μm，可 通 過 指 令“pcunits b.density=0.015 45”實現(xiàn)。此外還定義了入射粒子的徑跡半徑、入射深度、入射位置、電荷生成脈沖的特征時間等參數(shù)：粒子的徑跡半徑為0.01 μm，深度為貫穿器件，角度為垂直入射，偏置電壓為1 V，生成電荷脈沖的峰值時間為4 ps，電荷脈沖的特征時間為2 ps。最終仿真得出NMOS 管和PMOS 管的漏極瞬態(tài)電流曲線[12]如圖4 所示。

圖4 MOS 晶體管漏極瞬態(tài)電流曲線Fig.4 Drain transient current curves for MOS transistors

1.2 電路級SRAM 單元仿真

基于TCAD 對器件進行三維建模的轉(zhuǎn)移和輸出特性仿真，利用SPICE 模型優(yōu)化軟件UTMOST提取MOS 管的BSIM4 模型參數(shù)，主要參數(shù)有閾值電壓、遷移率退化系數(shù)以及通道長度的體電荷效應(yīng)系數(shù)等[13]，并利用TCAD 器件仿真結(jié)果對SPICE 模型進行校準(zhǔn)優(yōu)化。晶體管的TCAD 模型與SPICE 模型轉(zhuǎn)移特性曲線和輸出特性曲線對比分別如圖5 和圖6 所示，由圖可見，SPICE 模型結(jié)果與TCAD 器件仿真結(jié)果符合較好。

圖5 MOS 晶體管TCAD 模型與SPICE 模型轉(zhuǎn)移特性曲線對比Fig.5 Comparison of transfer characteristic curves between TCAD model and SPICE model of MOS transistor

圖6 MOS 晶體管TCAD 模型與SPICE 模型輸出特性曲線對比Fig.6 Comparison of output characteristic curves between TCAD model and SPICE model of MOS transistor

基于上述方法建立的MOS 管SPICE 模型和典型的6 管SRAM 電路模型（如圖7 所示），進一步構(gòu)建SRAM 器件電路級模型。SRAM 存儲單元有兩個敏感區(qū)域，分別處于截止?fàn)顟B(tài)的上拉 PMOS 管和下拉 NMOS 管的漏區(qū)，SRAM 存儲單元的狀態(tài)由 P1、P2、N1、N2 共同決定，N3、N4 管通過字線WL 控制 SRAM 單元的讀寫，在研究SEU 機理中一般不予考慮[14]。

圖7 典型6 管SRAM 電路模型Fig.7 Typical 6-T SRAM circuit model

利用TCAD 對器件SEE 進行仿真獲得瞬態(tài)脈沖結(jié)果，通過自定義電壓源和電阻來模擬瞬態(tài)脈沖電流，注入到存儲單元的敏感節(jié)點，即關(guān)斷的MOS 管漏區(qū)，從而仿真SRAM 器件的SEU。當(dāng)Q 點施加電壓1 V，QN 點施加電壓0 V 時，N1 與P2 關(guān)斷，故障電流注入點為N1 和P2 的漏極，即Q 點和QN 點。當(dāng)Q 點施加電壓0 V，QN 點施加電壓1 V 時，N2 與P1 關(guān)斷，故障電流注入點為N2和P1 的漏極，即QN 點和Q 點[15]。

2 仿真結(jié)果與分析

2.1 器件級SEE 仿真

本文仿真對象為三維結(jié)構(gòu)器件，粒子從3 個方向垂直入射MOS 管。粒子沿著x方向入射時，在yz面取10×12 個網(wǎng)格狀入射點；粒子沿y方向入射時，在xz面取5×12 個網(wǎng)格狀入射點；粒子沿z方向入射時，在xy面取5×10 個網(wǎng)格狀入射點；一共230個入射點，間隔均為0.02 μm。入射粒子徑跡半徑均為0.01 μm；粒子LET 值的選取從0 MeV·cm2/mg開始，以0.3 MeV·cm2/mg 的步長增加，得到不同粒子入射條件下的器件單粒子瞬態(tài)電流，并導(dǎo)入SPICE電路模型中進行電路級仿真分析，觀測SRAM 單元是否翻轉(zhuǎn)。經(jīng)過多次仿真發(fā)現(xiàn)，LET 值增大至1.5 MeV·cm2/mg 時，器件發(fā)生SEU。因此，本文以典型LET 值為1.5 MeV·cm2/mg 的重離子為例，在不同粒子入射位置下分別開展器件SEE 仿真，得到每個入射位置的單粒子瞬態(tài)電流曲線。

2.2 臨界電荷和敏感區(qū)形狀參數(shù)模擬

將器件級SEE 仿真獲得的不同入射位置的單粒子瞬態(tài)電流數(shù)據(jù)注入敏感節(jié)點，通過SRAM 的翻轉(zhuǎn)情況判定SEE 臨界電荷和敏感區(qū)形狀參數(shù)。

2.2.1 典型位置點分析

以NMOS 管為例，先選取x、y、z三個不同方向上導(dǎo)致SRAM 發(fā)生翻轉(zhuǎn)的典型位置點進行分析，分別是——x方向：入射位置為(0.00, 0.02,0.06)，出射位置為(0.10, 0.02, 0.06)；y方向：入射位置為(0.02, 0.00, 0.06)，出射位置為(0.02, 0.20, 0.06)；z方向：入射位置為(0.02, 0.06, 0.00)，出射位置為(0.02, 0.06, 0.25)。對仿真所得的瞬態(tài)電流曲線進行積分，得到的收集電荷量分別為1.3 fC、4.12 fC 和2.81 fC，電路級仿真結(jié)果如圖8(a)、(b)、(c)所示。可以看到，單粒子瞬態(tài)造成了SRAM 邏輯狀態(tài)的翻轉(zhuǎn)，原本P2 管漏極的低電平變?yōu)楦唠娖健1 管處漏極的高電平變?yōu)榈碗娖健Ｕf明這3 個入射位置的電荷收集量超過器件的臨界電荷量，屬于器件敏感位置。當(dāng)入射位置為(0.10, 0.18, 0.00)、出射位置為(0.01, 0.18, 0.25)時，對瞬態(tài)電流曲線進行積分，得到的收集電荷為0.53 fC，電路級仿真結(jié)果如圖8(d)所示，可以看到，單粒子瞬態(tài)只造成了存儲數(shù)據(jù)的擾動但并未發(fā)生翻轉(zhuǎn)，原本P2 管漏極和N1 管處漏極的電平未發(fā)生改變[16]。說明該入射位置的電荷收集量未超過器件的臨界電荷量，屬于器件不敏感位置。圖8 中V(Q)、V(QN)分別代表圖7中兩故障電流注入點Q 點和QN 點的電壓。

圖8 SRAM 單元節(jié)點SEU 仿真結(jié)果Fig.8 Simulation results of SEU on SRAM unit node

2.2.2 NMOS 管全向模擬

對NMOS 管（參見圖1(a)）的230 個入射位置網(wǎng)格點進行單粒子瞬態(tài)電流仿真，圖9(a)、10(a)、11(a)中每個方格代表一個入射點。仿真中，通過重離子誘發(fā)單粒子得到瞬態(tài)電流，將不同粒子入射條件下的瞬態(tài)電流作為故障電流源注入SPICE 模擬電路仿真結(jié)構(gòu)中，觀察電路單元的輸入輸出，分析SRAM 單元是否發(fā)生SEU 現(xiàn)象；將瞬態(tài)電流曲線進行積分得到收集電荷量，如圖9(b)、10(b)、11(b)所示。分析獲得該NMOS 管的SEU 臨界電荷為1.27 fC。根據(jù)有翻轉(zhuǎn)現(xiàn)象的入射點坐標(biāo)進一步分析出敏感區(qū)范圍，如圖9(a)、10(a)、11(a)所示：紅色區(qū)域的電荷收集量超出臨界電荷量，藍色區(qū)域的電荷收集量未超出臨界電荷量，即紅色區(qū)域涵蓋范圍為敏感區(qū)域。最終得到x方向的敏感區(qū)域范圍為0.01～0.09 μm，y方向的敏感區(qū)域范圍為0.03～0.13 μm，z方向的敏感區(qū)域范圍為0.03～0.11 μm。當(dāng)瞬態(tài)電流的收集電荷量小于1.40 fC 時，單粒子瞬態(tài)只造成了存儲數(shù)據(jù)的擾動但并未發(fā)生翻轉(zhuǎn)；而電荷量大于1.40 fC 時，單粒子瞬態(tài)造成了存儲數(shù)據(jù)的翻轉(zhuǎn)。

圖9 NMOS 管SEE 仿真（x 入射方向）Fig.9 Simulation of SEE for NMOS transistor (x direction of incidence)

圖10 NMOS 管SEE 仿真（y 入射方向）Fig.10 Simulation of SEE for NMOS transistor (y direction of incidence)

圖11 NMOS 管SEE 仿真（z 入射方向）Fig.11 Simulation of SEE for NMOS transistor (z direction of incidence)

2.2.3 PMOS 管全向模擬

同理，對PMOS 管（參見圖1(b)）的230 個入射位置的單粒子瞬態(tài)電流曲線進行積分，得到不同入射位置的電荷收集量。分析獲得該PMOS 管臨界電荷量為1.40 fC。PMOS 管比NMOS 管臨界電荷量大，其原因是PMOS 管的電子和空穴的遷移率不同，導(dǎo)致PMOS 管漏極產(chǎn)生的電流比NMOS 管的小；同時，當(dāng)橫向寄生三極管導(dǎo)通后，由于 NMOS 管收集到的電流比PMOS 管大得多，NMOS 管中的寄生NPN 晶體管比PMOS 管中的寄生PNP 晶體管產(chǎn)生的電流大，從而使電路對SEU 的敏感性增強，電荷翻轉(zhuǎn)閾值更低[17-18]。

通過對SRAM 的SEU 仿真情況分析，得出器件中PMOS 管的敏感區(qū)形狀參數(shù)：x方向的坐標(biāo)范圍為0.01～0.09 μm，y方向的坐標(biāo)范圍為0.03～0.09 μm，z方向的坐標(biāo)范圍為0.03～0.07 μm，其敏感區(qū)也在靠近漏極的位置。

3 結(jié)束語

本文利用TCAD 器件級仿真和SPICE 電路級仿真相結(jié)合的方式，對SRAM 單元的三維敏感區(qū)形狀參數(shù)開展了模擬仿真研究。對構(gòu)建的65 nm SRAM 器件單元進行了單粒子敏感區(qū)形狀參數(shù)的模擬仿真。通過不同方向、不同位置的單粒子瞬態(tài)電荷收集量，判斷電路仿真是否發(fā)生邏輯狀態(tài)翻轉(zhuǎn)，獲得器件SEU 臨界電荷量，進而得到SEE 三維敏感區(qū)形狀參數(shù)。此研究可為SRAM 器件的空間應(yīng)用提供數(shù)據(jù)支撐，以及為其輻射防護設(shè)計提供理論依據(jù)。

為了更精確地獲得器件三維敏感區(qū)形狀參數(shù)，后續(xù)計劃開展以下研究：

1）針對SRAM 單元器件進行3 個方向的脈沖激光試驗和重離子微束試驗，對器件的不同區(qū)域進行SEE 敏感區(qū)的測試，進而獲得敏感區(qū)的分布，分析器件的三維敏感區(qū)形狀參數(shù)；

2）通過試驗結(jié)果與仿真結(jié)果對比，驗證本文提出的SEE 三維敏感區(qū)形狀參數(shù)仿真方法的準(zhǔn)確性。