中頻雙路相位相關(guān)信號源設(shè)計

鄭隆浩，彭艷云

（1.長沙航空職業(yè)技術(shù)學(xué)院，湖南長沙，410123；2.長沙理工大學(xué)，湖南長沙，410114）

0 引言

在相位檢測、通信調(diào)制等應(yīng)用場合常需要相關(guān)信號源[1]，例如頻率特性檢測與頻譜檢測應(yīng)用中需要正交信號源用于相位檢測，并且通過可任意相位輸出來實現(xiàn)修正雙路輸出信號的相位特性不一致以及實現(xiàn)閉環(huán)相位檢測。現(xiàn)今市場信號源上信號源大多為單路輸出或者雙路輸出但是輸出的兩路信號相位不相關(guān)，無法準(zhǔn)確設(shè)定兩路信號的相位差[2]。

本文使用STM32 作為控制器，采用兩片低功耗、高主頻的直接數(shù)字式頻率合成器(Direct Digital Synthesizer,DDS)AD9951 設(shè)計一種可以任意相位差（正交信號最為常用）的雙路信號源，通過差分轉(zhuǎn)單端、低通濾波與程控放大電路對信號進(jìn)行調(diào)理，通過抑制共模噪聲與合理地布局布線來改善高頻輸出信號的質(zhì)量。此信號源功耗低、發(fā)熱小、電路更加穩(wěn)定，具有較高的應(yīng)用前景與使用價值。

1 信號源設(shè)計方案

雙路相位相關(guān)信號源設(shè)計主要有以下兩種實現(xiàn)方案，一是采用FPGA+高速數(shù)模轉(zhuǎn)換芯片設(shè)計，在FPGA 設(shè)計一個DDS 內(nèi)核，并且通過在另外一路附加一個額外的相位累積量實現(xiàn)雙路可任意相位差功能，二是采用兩片直接頻率合成芯片例如AD9951 來設(shè)計，通過同步兩路輸出信號的頻率與相位，實現(xiàn)可任意相位相關(guān)信號源設(shè)計，該方案相對前者設(shè)計簡單且成本較低。綜合考慮成本與設(shè)計難度等因素，采用后者設(shè)計雙路可任意相位差信號源。

本文設(shè)計的雙路可任意相位差信號源原理框圖如圖1所示，系統(tǒng)主要由時鐘調(diào)理電路、信號產(chǎn)生電路、程控放大電路、微控制器與人機(jī)交互裝置構(gòu)成。時鐘調(diào)理電路將有源晶振的單端時鐘輸出轉(zhuǎn)換為差分時鐘輸出，提高了時鐘信號質(zhì)量。信號產(chǎn)生電路包括頻率合成、差分轉(zhuǎn)單端與低通濾波電路，采用兩片專用DDS 芯片AD9951 產(chǎn)生兩路同頻、可任意相位差的正弦信號，再通過差分轉(zhuǎn)單端電路抑制DDS信號中的雜散與噪聲，低通濾波電路濾除DDS 信號中的高頻雜散與噪聲。通過程控放大電路實現(xiàn)對DDS 信號進(jìn)行增益控制，使輸出的雙路信號的幅度可調(diào)。通過人機(jī)交互裝置與微控制器STM32 實現(xiàn)對兩路輸出信號的頻率、相位差與幅度的程序控制。

圖1 雙路信號源設(shè)計方案

2 硬件電路設(shè)計

信號產(chǎn)生電路與程控放大電路是雙路信號源的關(guān)鍵硬件電路，前者提供可任意相位差、頻率分辨率高且波形質(zhì)量好的正弦信號，后者對增益進(jìn)行控制實現(xiàn)輸出幅度10mVpp~10Vpp 范圍可調(diào)。抑制雜散、失真與噪聲是兩個模塊的設(shè)計重點與難點。

2.1 信號產(chǎn)生電路

信號產(chǎn)生電路包括頻率合成電路、差分轉(zhuǎn)單端電路與低通濾波電路。頻率合成電路由兩片專用DDS芯片AD9951來實現(xiàn)，使用DDS 芯片可以方便地產(chǎn)生步進(jìn)頻率小且相位連續(xù)的正弦信號，并且易于實現(xiàn)程序控制，簡化設(shè)計難度與提高系統(tǒng)可靠性。AD9951 是一款低功耗（155mW）、高性能的直接數(shù)字頻率合成器芯片，內(nèi)置一個14 位數(shù)模轉(zhuǎn)換器(Digital to analog converter, DAC)，其最高工作速度可達(dá)400 MSPS(Million Samples per Secon)，理論上能夠產(chǎn)生最高達(dá)200 MHz 的正弦信號[3]，而在實際高頻應(yīng)用場合，保證輸出質(zhì)量的正弦信號頻率一般只能達(dá)到系統(tǒng)工作時鐘的40%。

AD9951 參考時鐘的質(zhì)量及其模擬電源的噪聲會影響DDS 高頻輸出信號的質(zhì)量。本文采用單端轉(zhuǎn)差分時鐘分配芯片SN65LVELT22 將100MHz 有源晶振的時鐘輸出轉(zhuǎn)換為兩路差分時鐘作為兩片DDS 芯片的同步參考時鐘，降低參考時鐘的共模噪聲與抖動；采用低噪聲、快速響應(yīng)的穩(wěn)壓芯片TPS79633 作為DDS 芯片的模擬電源，降低DDS芯片模擬電源的紋波。將參考地分割為AGND、DGND 與CLKGND 三部分，采用單點方式相連三部分，減少數(shù)字部分對模擬部分的干擾。頻率合成及時鐘調(diào)理電路如圖2 所示。

圖2 頻率合成電路原理圖

另外，通過差分轉(zhuǎn)單端電路將AD9951 的輸出信號轉(zhuǎn)換為單端信號，消除正弦輸出信號中的共模噪聲。由于DDS芯片輸出存在相位截取雜散與DAC 的器件非線性帶來的失真，差分轉(zhuǎn)單端電路對提高頻率高于80MHz 的信號質(zhì)量非常關(guān)鍵。差分轉(zhuǎn)單端電路由亞德諾半導(dǎo)體技術(shù)（上海）有限公司(Analog Devices, Inc,ADI)專用差分接收芯片AD8130來實現(xiàn)。

頻率合成電路產(chǎn)生的正弦信號包含失真與雜波，如采樣信號的鏡像頻率分量、有限D(zhuǎn)A 字長的量化雜散噪聲、位累加器截斷造成的雜波及DAC 的各種非線性誤差形成的雜散頻率分量、時鐘泄漏與時鐘相位噪聲[5]，這些噪聲的頻率大多高于產(chǎn)生的正弦信號頻率[6]。在400MHz 工作頻率下，14 位DAC 輸出的120MHz DDS 信號的頻譜圖如圖3 所示，離輸出正弦信號最近的并且幅度最大的鏡像頻率為第一鏡像頻率f1m，與輸出信號fo的功率比值為：

圖3 DDS 信號頻譜圖

將fc= 120MHz,fo= 400MHz，代入式(1)可得功率比約為-7dB，fo與fm1間隔小于2.5 倍頻，因此，需在AD9951 后采用一個高階濾波器濾波高頻雜散。差分轉(zhuǎn)單端及低通濾波電路如圖4 所示。

圖4 差分轉(zhuǎn)單端及低通濾波電路原理圖

需注意的是，在印刷電路板(Printed Circuit Board,PCB) 布線時，需保證兩片AD9951 的時鐘線與IO_UPDATA 信號線走等長線，否則會給兩路正弦信號帶來額外相位差。另外，需在差分轉(zhuǎn)單端電路后再進(jìn)行低通濾波，若將低通濾波電路放在差分轉(zhuǎn)單端電路之前，信號經(jīng)過電抗元件會引起相位變化，而市場上電感與電容的精度高于1%的較少，不能保證兩路低通濾波器特性完全一致，這就會導(dǎo)致兩路差分信號經(jīng)過各自濾波器后所帶來的相位延遲不一致（特別是高階橢圓濾波器），經(jīng)過差分轉(zhuǎn)單端后便會帶來額外的相位噪聲。

2.2 程控放大電路

為滿足實際應(yīng)用場合中對信號源輸出幅度可調(diào)的需要，本文采用可變增益放大器為主設(shè)計了一個增益變化范圍達(dá)60dB 的程控放大器，使信號源輸出幅度能夠?qū)崿F(xiàn)峰峰值在10mV~10V 之間連續(xù)可調(diào)。放大器的噪聲中高增益狀態(tài)下對輸出信號影響較大，mV 級噪聲放大60dB 便達(dá)到V 級，故需對噪聲抑制進(jìn)行重點考慮。放大器噪聲來源主要有器件本身噪聲、電磁干擾與來自電源與地的噪聲，器件噪聲與電磁干擾噪聲大小μV 級，而來自電源與地的噪聲可達(dá)mV 級，因此前端放大器采用全差分放大形式使電源噪聲轉(zhuǎn)化為共模量，通過抑制共模達(dá)到降低電源與地噪聲的增益及提高輸出信號質(zhì)量的目的。程控放大電路方案如圖5 所示。

圖5 程控放大電路方框圖

程控放大電路原理圖如圖6 所示，差分放大電路采用全差分運放LMH6552 來實現(xiàn)，可變增益放大電路主要包括壓控放大、直流偏置補償電路以及數(shù)字衰減器。壓控放大VCA821 的增益由外圍電阻與增益控制電壓決定，在外圍電阻確定的情況下，增益隨控制電壓dB 線性增加[7]，本文通過一片雙路輸出的數(shù)模轉(zhuǎn)換芯片TLV5638 獲得增益控制電壓來控制兩路程控放大器的增益。另外，由于放大器件存在直流偏置，在VCA821 后級的LMH6552 的共模輸入端添加直流偏置補償電路，以抵消大部分直流偏置，偏置校正電壓由DAC 芯片TLV5638 其中一路產(chǎn)生，TLV5638 的此路輸出電壓與基準(zhǔn)電壓芯片LM4040 產(chǎn)生的參考電壓通過低噪放OPA2188 進(jìn)行減法運算獲得直流偏置電壓。數(shù)字衰減器采用MAADSS0008，當(dāng)輸入信號幅度較大時，數(shù)字衰減器將輸入幅度衰減，避免后級固定放大器輸入超出其輸入范圍。各模塊需取合適的反饋電阻、增益與輸出電壓范圍來保證波形質(zhì)量與通帶平坦度。

圖6 程控放大電路原理圖

3 信號源測試與結(jié)果分析

雙路相位相關(guān)信號源實物如圖7 所示，左側(cè)主要是信號產(chǎn)生電路，右側(cè)主要是程控放大電路，模塊間采用SMA 連接線連接。

圖7 雙路相位相關(guān)信號源實物圖

采用示波器（ 泰克TDS2022B）點頻測試方法對設(shè)計的雙路相位相關(guān)信號源進(jìn)行測試，以設(shè)置兩片DDS 產(chǎn)生的兩路正弦信號初始相位差90°為例，此信號源的測試結(jié)果如圖8 所示。由圖8 可知，此雙路相位相關(guān)信號源所產(chǎn)生的信號頻率誤差小于0.01%，輸出的正弦信號波形在頻率160MHz 時質(zhì)量仍較好。通過事先測量好兩路程控放大電路的頻率特性差異曲線進(jìn)行軟件修正后，信號源設(shè)定的相位差與實際相位差之間誤差小于1°，實現(xiàn)了設(shè)計一個頻率能在0.1Hz~160MHz 內(nèi)變化，輸出幅度在10mVpp~10Vpp 范圍內(nèi)可調(diào)的雙路可任意相位差的相位相關(guān)信號源的目標(biāo)。

圖8 雙路相位相關(guān)信號源測試波形圖

通過使用低噪聲、快速響應(yīng)電源，分割模擬地、數(shù)字地與時鐘地，采用高質(zhì)量差分參考時鐘，通過差分電路抑制了DDS 器件的高頻雜散與器件噪聲，將低通濾波放在差分轉(zhuǎn)單端電路減小相位噪聲，抑制程控放大器電源與地的噪聲等措施改善了高頻信號質(zhì)量。另外，采用DDS 器件AD9951的最大功耗只有155mW，無需額外的散熱設(shè)備，減小了系統(tǒng)的體積。

4 結(jié)論

本文采用兩片低功耗的AD9951 設(shè)計了雙路可任意相位差的信號發(fā)生器，通過合理的布局布線，單端轉(zhuǎn)差分電路改善參考時鐘信號，差分轉(zhuǎn)單端電路抑制共模噪聲以及兩路模擬通道頻率特性軟件校正等措施，改善了高頻輸出信號質(zhì)量，可產(chǎn)生頻率最高可達(dá)160MHz 且波形質(zhì)量較好的正弦信號，信號頻率誤差小于0.01%，相位差能在0°~180°范圍內(nèi)調(diào)節(jié)，相位差誤差小于1°，并通過兩路程控放大電路使輸出信號幅度能夠以1dB 步進(jìn)在10mVpp~10Vpp 內(nèi)設(shè)置與變化。此信號源所產(chǎn)生的信號頻率穩(wěn)定、相位差準(zhǔn)確、波形質(zhì)量較好，且系統(tǒng)功耗低、發(fā)熱小、穩(wěn)定性高，可廣泛應(yīng)用于正交調(diào)制、相關(guān)信號產(chǎn)生、相位檢測等場合。