RISC-V特權架構配置的硬件實現影響研究

閆 潤,黃立波,成元虎,楊 凌,蘭孟橋,張 京

(國防科技大學 計算機學院,長沙 410005)

0 引 言

RISC-V指令集架構(Instruction Set Architecture,ISA)[1]是一種新興的開源精簡指令集架構[2].RISC-V采用模塊化設計,提供大量自定義編碼空間以支持對指令集的擴展,允許開發者根據資源、能耗、權限、實時性等不同需求,基于部分特定的模塊和擴展指令集進行精細化的系統設計研發.在內容上包括非特權指令集(Unprivileged ISA)[3]和特權架構(Privileged Architecture)[4]兩部分.

憑借開源和模塊化設計的優勢,新興的RISC-V指令集發展迅速.RISC-V指令集架構被定義為一個基礎指令集和若干可選擴展指令集的組合,并在一種特權模式下進行工作.根據特權等級和應用場景的不同,RISC-V處理器分為簡單嵌入式系統、安全嵌入式系統和運行類Unix操作系統的系統.特權組合和對應系統分類見表1.

表1 特權模式組合Table 1 Supported combinations of privilege modes

簡單嵌入式系統對應于特權等級M模式,一般是被設計成用于某一特定功能的處理器,如RV32EC_P2[5]是由IQonIC Work團隊研發的一款兩級流水線的RISC-V處理器IP,旨在滿足運行可信程序的小型低功耗嵌入式應用的需求,采用簡單的機器模式特權架構,內存訪問方式采用直接物理尋址;國內工程師胡振波開發并開源了蜂鳥E200[6]超低功耗RISC-V處理器核,指令集支持RV32IMAC,兩級流水,特權架構采用機器模式,采用直接物理尋址方式.安全嵌入式系統是在簡單嵌入式系統的基礎上增加了地址保護,用來保證用戶應用程序不會對系統造成影響,其中RV32IC_P5[5]是IQonIC Work團隊研發的另一款針對中等規模嵌入式系統的RISC-V處理器IP,五級流水線設計,采用機器模式和用戶模式特權架構,內存直接物理尋址;Z-scala Core[7]是加州大學伯克利分校研發的一款面向特定嵌入式系統和微控制器應用的32位核,指令集采用RV32IM,三級流水實現,在特權等級上采用機器模式和用戶模式.運行類Unix操作系統的處理器支持最多的功能,如伯克利在2016年開發的64位單發射五級流水線順序處理器Rocket Core[8],具有可配置性,支持多種RISC-V的指令集擴展組合,采用3種特權模式的組合,配備內存管理單元(Memory Management Unit,MMU)以支持類Unix操作系統,在芯片原型上成功運行了Linux操作系統;阿里巴巴公司研發的64位高性能嵌入式RISC-V處理器Xuantie-910[9],指令集支持RV64GCV,采用亂序執行三發射的十二級流水線,特權架構上支持標準的3種模式,采用Sv39的MMU;中國科學院計算技術研究所在RISC-V中國峰會發布的開源高性能RISC-V處理器核“香山”[10],采用十一級流水線6發射的亂序處理設計,配備3種特權等級,支持Sv39的分頁機制;SCR7[11]是Syntacore公司推出的64位商用高性能處理器IP,支持3種特權等級,指令集支持RV64GC,可以運行Linux操作系統,對稱多處理(Symmetrical Multi-Processing,SMP)每個集群可支持8核.由此可見,在RISC-V處理器設計時,除非特權指令集和體系結構設計的差異,在特權架構上亦有差別,主要體現對物理地址的管理方式上.除此之外,特權架構還包括一些可選實現單元,這些同樣會對系統的功能和硬件開銷產生一定的影響.

隨著近代處理器主頻不斷提高,能耗開銷、系統散熱等問題越來越突出,尤其是學術界對多核處理器的關注越來越多[12-14],芯片面積和功耗開銷成為設計處理器的一個重要評估因素.D?rflinger等人[15]對開源的應用級RISC-V處理器進行了性能,面積和功耗等方面評估,但缺少對特權架構的詳細對比,更多關注于體系結構的差異.國內劉暢等人[16]對RISC-V指令集架構進行了綜述.可以看出目前較少研究關注不同RISC-V特權架構配置對硬件實現的影響.此外,廣泛的參數化設計體系結構是研究人員孜孜以求的目標,旨在更方便地為特定的應用場景進行設計,通過改變配置,用戶可以生成針對不同應用場景的片上系統(System on Chip,SoC).

本文采用開源處理器CVA6[17]進行特權架構配置硬件實現和分析研究,該處理器是由OpenHW團隊研發設計的6級流水單發射順序核,參照RISC-V特權指令集架構規范,在硬件上設計實現了包括RV32和RV64兩種位寬的配置,支持3種特權模式和所有的特權指令擴展,設置異常處理委托程序,支持M和S兩種模式的異常處理,設置物理內存保護機制對物理地址進行保護,基于頁面虛擬內存采用Sv32和Sv39兩種方案,實現了較為全面的性能計數器等.CVA6架構框圖見圖1.本文研究的重點在于讀取、存儲單元,異常處理單元,性能計數器等.在圖1中指令TLB(Translation Lookaside Buffer)、指令存儲、數據存儲、數據TLB和PTW(Page Table Walker)表示讀取、存儲單元相關涉及到的硬件資源;異常處理和特權檢查表示特權架構中的異常處理;CSR寫包括性能計數器和讀寫其他功能部件等.

圖1 CVA6架構示意圖Fig.1 Overview architecture of CVA6

本文針對特權架構的可選配置進行硬件實現的探索研究,分為兩類共32種可選配置,采用參數化的方式進行配置選擇,利用綜合工具對各種配置進行硬件資源開銷的估算.根據估算結果和處理器功能對各種應用場景提供特權架構的配置推薦.本文的實驗結果表明在采用相同指令集和體系結構設計的前提下,不同配置最多可以帶來的28.63%面積和40.83%功耗差異.

本文的內容組織如下:第1部分主要描述RISC-V中的32種可選特權架構配置,第2部分是本文的實驗結果,包括各類配置的量化結果和應用場景配置推薦,第3部分對全文的內容進行總結.

1 特權架構配置

1.1 RV32與RV64

RV32、RV64是RISC-V中最重要的兩種,分別針對32位和64位環境而設計.兩種指令集都使用32個通用寄存器(x寄存器)和一個額外的非特權寄存器(pc寄存器),主要的區別在于寄存器的位寬(XLEN),RV32中通用寄存器是32位(XLEN=32),而RV64中通用寄存器是64位(XLEN=64).兩種指令集架構位數的選擇主要取決于尋址范圍的大小和數據運算能力的強弱.

在本文中,分別實現了RV32和RV64兩種用來探索不同位寬下特權架構配置的硬件實現影響.

1.2 特權模式

RISC-V特權架構規定,指令集必須工作在一種確定的權限模式下,目前共有以下4種權限模式:機器模式(Machine,M模式)、用戶模式(User,U模式)、管理模式(Supervisor,S模式)、監視模式(Hypervisor,H模式).其中H模式是基于S模式的虛擬化擴展,暫處于草案狀態,因此在本文中僅關注前3種特權模式.特權模式的設計主要用于在軟件棧的不同組件之間提供保護.

M模式是RISC-V指令集架構中最高級別的權限模式,具有執行任何機器操作的權限,也是在系統設計中必須實現的一個工作模式,提供裸機執行環境.U模式是特權架構里最低級別的權限模式,通常用于執行來自用戶等外部環境的不可信操作,實現用戶和系統之間的隔離.S模式具有比U模式更高的權限,可以設置相應組件來實現操作系統的使用,調度多個應用程序.只有在響應異常或異常返回時才會發生特權級的切換.模式轉換圖見圖2.

圖2 不同模式之間轉換條件Fig.2 Conversion conditions between different modes

1.3 異常處理機制及擴展

中斷和異常機制往往是處理器指令集架構最為復雜和關鍵的部分.RISC-V定義了一套相對簡單的中斷和異常機制,同時也允許用戶對其進行定制和擴展.在特權架構1.11版本[18]中定義了關于異常處理的N擴展(U模式下的異常處理),在1.12版本中對這部分內容進行了刪減.考慮到后續可能對N擴展再次進行調整以及內容的完整性,本文按照1.12草案[19]對N擴展進行實現和硬件實現的評估.

RISC-V使用CSR寄存器來進行記錄異常狀態以協助異常處理程序進行異常處理.盡管M模式的處理程序可以使用MRET指令將異常重定向到適當的特權級別,但是默認情況下,無論處于何種特權模式下發生異常,控制權都會被移交到M模式的異常處理程序.為了提高性能,RISC-V指令集規范了中斷異常委托機制.這個機制可以將異常的處理委托到低級別的特權模式.如果系統支持M/S/U 3種模式,M模式下的medeleg或mideleg寄存器可以將異常委托到S模式或U模式,由S模式下的異常處理程序來處理.如果U模式的異常支持,S模式可以通過sedeleg和sideleg寄存器來將異常委托到U模式,由U模式的異常處理程序來處理.如果系統支持M/U兩種模式,并支持U模式的異常處理,設置medeleg或mideleg來將對應的異常委托到U模式,由U模式的異常處理程序處理.

從系統設計來看,以M模式為例,共有8個控制和狀態寄存器(CSRs)是M模式異常處理的必要部分,分別為:mtvec(Machine trap-handler base address)、mepc(Machine exception program counter)、mcause(Machine trap Cause)、mie(Machine interrupt-enable register)、mip(Machine interrupt pending)、mtval(Machine bad address or instruction)、mscratch(Machine scratch register)、mstatus(Machine status register)、mstatush(僅RV32),其他兩種模式的異常處理對應寄存器與M模式的寄存器設置類似,異常委托機制所需要設置的寄存器為mideleg(Machine interrupt delegation register)和medeleg(Machine exception delegation register).如果僅支持M模式的異常處理則無需設置mideleg和medeleg;當系統中實現M和U兩種模式的異常處理時,需要設置對應M模式和U模式兩種模式下的異常處理和異常委托所需要的寄存器及其對應的處理邏輯;當系統中同時實現M、S、U 3種模式的異常處理時,需要設置對應3種模式下的3組異常處理寄存器和兩組異常委托寄存器以及對應的處理邏輯.

在CVA6中,實現了M模式和S模式的異常處理,支持異常處理委托機制.本文在開發者的基礎上,完善了U模式的異常處理和對應的異常委托機制.在系統設計時,架構中規范至少要實現M模式的異常處理,在此基礎上可選設置一組或兩組異常處理委托機制,這樣可以加速系統對異常的處理,減少特權模式之間的切換.

1.4 物理內存保護機制

M模式具有最高的訪問權限,可以自由地訪問硬件平臺,但它無法保證整個代碼庫都可信.為此,RISC-V提供了保護系統免受不可信代碼危害的機制,并且為不受信任的進程提供隔離保護,這種機制叫做物理內存保護(Physical Memory Protection,PMP),其目的是限制每個硬件線程(hart)運行軟件可訪問的物理地址區域.它能夠為每個硬件線程提供M模式控制的寄存器來限制對每一塊物理內存區域物理地址訪問的特權等級和訪問權限(包括讀、寫和執行).物理內存保護適用于在S模式或U模式的所有訪問以及M模式下的部分訪問.另外,也適用于基于頁面虛擬內存的地址轉換.物理內存保護還可以賦予S模式和U模式訪問權限,或者更改M模式的訪問權限.當訪問到被限制的內存區域時,將會引起異常.

系統中的物理內存保護在硬件邏輯中的實現主要存在于執行和取指單元中.在RISC-V中,PMP的實現主要是通過幾個地址寄存器(16或64個)和對應的配置寄存器.配置寄存器可以授予或拒絕讀、寫和執行權限.當處于U模式的處理器嘗試取指或執行讀取或存儲操作時,將地址和所有的PMP地址寄存器比較.如果地址大于等于PMP地址i,但小于PMP地址i+1,則PMP i+1的配置寄存器決定該訪問是否可以繼續,如果不能將會引發訪問異常.在實現的過程中,如果系統中僅支持M模式,可選擇不設置PMP,地址空間均可被處理器訪問.圖3顯示了PMP配置寄存器的構成,主要的控制位包括R、W和X,分別對應于讀、寫和執行.

圖3 PMP配置寄存器構成Fig.3 PMP configuration register format

在本文中,為保證研究的完整性,除僅實現M模式下的情況外,其他配置均實現物理內存保護.當系統中支持M模式和U模式時,將PMP作為唯一的物理內存保護措施.當3種模式同時實現時,PMP與基于頁面的虛擬內存同時對物理內存進行保護.

1.5 基于頁面的虛擬內存

物理內存保護的方案對嵌入式系統的實現很有吸引力,因為它用相對較低的成本提供了內存保護,但它的一些缺點限制了它在通用計算機中的使用.由于PMP僅支持固定數量的內存區域,因此無法對它進行擴展從而適應更復雜的應用程序.而且這些區域必須在物理存儲中連續,因此系統可能產生存儲碎片化的問題.另外,PMP無法有效地支持對輔存的分頁[20].

S模式提供了一種傳統的虛擬內存系統,它將內存劃分為固定大小的頁來進行地址轉換和對內存內容的保護.啟用分頁的時候,大多數地址(包括讀取和存儲的有效地址和PC中的地址)都是虛擬地址.要訪問物理內存,它們必須被轉換為真正的物理地址,這通過遍歷頁表來實現.頁表的葉節點指示虛地址是否已經被映射到了真正的物理頁面,如果是,則指示了哪些權限模式和通過哪種類型的訪問可以操作這個頁.針對RV32和RV64,RISC-V提供了不同的分頁方案.RV32的分頁方案是Sv32,RV64的分頁方案包括Sv39,Sv48和Sv57,其中Sv39是最受歡迎的一種[20].

在CVA6中虛擬內存支持Sv32和Sv39兩種方式.從系統設計角度來看,存在支持S模式,不實現基于頁面虛擬內存的情況,這種實現可以用于非傳統的類Unix操作系統,適用于需要頻繁采用系統調用功能的處理器,存儲管理采用連續空間分配的方式,這種設計在地址轉換時,使用物理地址來代替虛擬地址,在硬件實現中也可以選擇不實現PTW和TLB.

1.6 性能計數器

現代處理器中一般都擁有若干被稱為硬件性能計數器(Hardware Performance Counter,HPC)的寄存器[21].在RISC-V特權指令規范同樣定義了若干CSR寄存器作為計數器和選擇器.在進行處理器設計時,可以將這些寄存器作為捕捉特定事件的HPC.這些事件通常包括時鐘周期數、已執行指令數、分支預測失敗數、各級緩存(cache)的缺失/命中次數、TLB的缺失/命中次數等.這些寄存器通常作為系統寄存器(比如ARM中的System Register,RISC-V中的CSR),從而能夠被指令直接訪問.利用性能計數器的信息可以更加高效地對系統狀態進行監測、對硬件資源進行高效利用[22]、對功耗進行合理管理[23]、對惡意代碼進行有針對性的檢測[24]、對計算機系統結構[25]進行優化.

在CVA6中,提供了對一級指令緩存(cache)缺失、一級數據緩存(cache)缺失、指令TLB缺失、數據TLB缺失、加載指令數量、存儲指令數量、跳轉指令數量等性能計數器.在具體處理器設計時,可以考慮對這部分的內容進行調整,針對需求對性能計數進行增減,也可以考慮不設置該模塊.

1.7 32種特權配置

根據本節的描述,結合RISC-V特權架構規范,將特權架構配置分成RV32和RV64兩大類;在M模式基礎上擴展成M,U和M,U,S 3種;異常處理根據特權等級的設置進行異常處理委托程序的擴展分為3類;物理內存保護在僅M模式時不配置;基于頁面的虛擬內存在M,U,S的特權模式下可選實現;性能計數器在其他配置中可選實現.如此設計可以實現對特權架構兩類32種配置.RV32或RV64對應的16種配置見表2.

表2 16種特權架構配置Table 2 16 privileged architecture configurations

2 實驗結果及分析

為了探索RISC-V特權架構配置對硬件實現的影響.本文對32種配置使用綜合工具,在28nm工藝庫,500MHz的頻率下進行綜合.在RTL實現上,本文選擇將這些配置作為一個參數來進行定義,如Priv_conf=1對應于文章中的配置1,在硬件實現上會設置好對應的模塊參數和需要連接的部件.這樣設計的意義主要是為了更簡便地配置系統的特權架構.在如今IP產商和開源處理器的實現中,大多關注于通用架構的配置,沒有對特權架構進行參數化配置的實現.本文針對這一點進行了實現.在功能驗證上,均通過了測試基準程序.

RV32的功耗、面積開銷見圖4、圖6,RV64的功耗、面積開銷見圖5、圖7.由圖表中的數據可知,硬件開銷隨著設計復雜度的增加而增加,當RV32與RV64都采用配置1時,功耗開銷從12.76mW增加到了37.64mW,面積開銷從169538μm2增加到了397504μm2,當采用功能最全面的配置16時,二者功耗開銷增長到21.57mW和47.08mW,面積開銷增長到了237554μm2和515353μm2.在配置1的情況下,RV32比RV64功耗減少66.09%,面積減少57.35%,在配置16下,功耗減少54.14%,面積減少53.9%.相同非特權架構下,RV32與RV64采用不同特權配置時功耗最多減少40.83%和20.05%,面積最多減少28.63%和22.89%.在RV32配置下,增加一組異常處理硬件功耗增加約0.25mW,面積增加約1944μm2;在RV64配置下,增加一組異常處理硬件功耗增加約0.63mW,面積增加約8238μm2.在RV32配置下,物理內存保護功耗約占4.54mW,面積約占12838μm2;RV64配置下功耗約占1.52mW,面積約占33813μm2.RV32中基于頁面的虛擬內存支持硬件功耗約占1.95mW,面積約占24446μm2;在RV64中功耗4.06mW,面積約占51767μm2.性能技術器在RV32中功耗約占0.083mW,面積約占7676μm2;在RV64中功耗約占0.723mW,面積約占11285μm2.由此可以看出在設計RISC-V處理器時,考慮在特權架構上進行配置,根據需求來選擇特權架構有較大的意義.下面主要根據應用場景進行討論.

圖4 RV32不同配置下的功耗開銷Fig.4 RV32 power overhead in different configurations

圖5 RV64不同配置下的功耗開銷Fig.5 RV64 power overhead in different configurations

圖6 RV32不同配置下的面積開銷Fig.6 RV32 area overhead in different configurations

圖7 RV64不同配置下的面積開銷Fig.7 RV64 area overhead in different configurations

2.1 基于簡單嵌入式系統的配置

僅實現M模式應用場景主要針對簡單嵌入式系統.嵌入式系統是由硬件、軟件和某些情況下的附件部件組成.一般情況下,這些設備執行專用的功能,共享有限的資源(內存、空間和能耗),具有實時性、多任務處理、高復雜性和資源共享等共同屬性[26].

簡單嵌入式系統對應于文章中的配置1和配置2.從實驗結果來看,這兩種配置對應于相同位寬的最復雜特權架構配置會節約20%～40%的硬件資源開銷,如果使用32位的位寬,采用配置1和64位的位寬配置16,會有67.10%面積開銷和72.89%功耗開銷的差距,由此可見,選擇較為簡單的特權架構配置可以極大地減小簡單嵌入式系統設計的硬件資源開銷.在實際設計RISC-V處理器時,結合現有開源處理器、IP核產品和本文評估的硬件資源開銷,簡單嵌入式系統推薦采用RV32,特權架構配置選擇本文中的配置1,可以縮減流水線級數來進一步降低硬件資源的開銷.在設計之初,可以考慮加入性能計數器來測評系統的性能和體系結構的設計,在真正投入使用時,將性能計數器刪減或減少監測的內容.這樣的系統設計對應用場景的要求比較苛刻,只適用于某一固定功能的場景應用,擁有所有地址的訪問權限有可能會造成系統崩潰,所以要在系統安全和硬件開銷之間做權衡.

2.2 基于安全嵌入式系統的配置

當今嵌入式系統處理的數據越來越多,包括我們的個人信息、安全密鑰、私人用戶習慣等.嵌入式系統的安全性在現代設計中變得越來越重要,但是為嵌入式系統注入強大的安全性并非易事.由于嵌入式系統的特性,不同于傳統的計算機(桌面計算機、服務器等),并且對系統所支持的安全性有很大的限制,因為在設計嵌入式系統時需要受到較大的約束,這些約束包括處理能力、存儲容量和功耗開銷等.所以,在設計安全嵌入式系統時需要盡可能地考慮硬件資源上的開銷.RISC-V指令集加入PMP就是為了給系統提供安全保護.以ARM架構的嵌入式系統為例,其設計的ARM Cortex-M4就是采用兩種特權分級的系統,這兩種分級為特權級和用戶級,主要功能是提供了一種存儲器訪問的保護機制,使得普通的用戶程序代碼不能意外地,甚至是惡意地執行涉及到要害的操作.處理器支持兩個特權級,是一個基本的安全模型[27].

安全嵌入式系統對應于文章中的配置3～配置6.從實驗結果來看,安全嵌入式系統增加物理內存保護單元相較于簡單嵌入式系統增加5%～20%的硬件資源開銷,采用性能計數器會增加大約3%的硬件資源開銷,采用異常委托處理機制會增加大約4%～8%的硬件資源開銷.綜合現有的RISC-V安全嵌入式系統的設計實踐和本文的實驗結果來看,可以結合設計需求選擇RV32或RV64,采用三級～五級流水線,特權架構的配置推薦實現本文中的配置5,性能計數器可在設計之初實現以便于設計人員探索體系結構設計情況,在投入使用時選擇將該部分刪減或選擇較少的監測內容.在系統中加入兩種模式的異常處理的設計是有必要的,因為系統在運行用戶程序時處于U模式,當異常發生時,如果設置了異常委托處理機制,在U模式下可以處理部分異常,使得系統不必要進入更高級別的特權模式,減少了系統在使用時模式的切換,系統執行更高效.

安全嵌入式系統可以考慮搭載RTOS等輕量級操作系統來實現對系統硬件資源的充分利用.這類型的操作系統主要是用于處理實時應用程序請求,能夠處理傳入的數據,通常不需要緩沖延遲[28].在實現輕量級操作系統時,可以多個任務共享同一存儲空間,此時操作系統可以利用系統中的安全機制來保護獨立任務中的任務代碼(獨立任務的代碼是隔離的,不能互相訪問).

2.3 基于運行類Unix操作系統的配置

類Unix操作系統是繼承UNIX的設計風格演變出來的系統,這些操作系統有許多相似之處,包括FreeBSD及其子類、GNU/Linux、NetBSD及其子類等[29].這類操作系統能夠成為計算機系統的調度、控制中心.一方面,此類操作系統可以為裸機改造成為功能強大、各部件高效運行、使用方便靈活、安全可靠的使用環境;另一方面,此類操作系統采用合理有效的方法組織多個用戶任務共享計算機的各種資源,最大限度地提高資源的利用率.

運行類Unix操作系統對應于文章中的配置7～配置16.從實驗結果來看,運行類Unix操作系統主要增加了基于頁面的虛擬內存,相比于安全嵌入式系統而言,系統的硬件資源約增加20%,由此可見,從特權配置角度考慮,這種類型的系統占用資源最多,設計的系統應用場景更豐富.除此之外,性能計數器模塊約占系統硬件資源開銷的1%,S模式的異常處理機制約占系統資源開銷的1%,U模式的異常處理機制約占系統資源開銷的1%.由此可見,在設計RISC-V運行類Unix操作系統時,考慮該場景下應用最豐富,占用資源最多,推薦配置16.在這種配置下,系統可以利用性能計數器對整體性能進行監測,可以使用多種異常處理機制來避免特權模式的頻繁切換.

從配置的分類來看,還存在不支持基于頁面的虛擬內存,但是支持3種特權模式的配置可能,主要包括配置9,11,13,15.這4種配置相對于支持虛擬內存的系統可以節省約15%的硬件資源.但是無法支持類Unix操作系統,此類配置可以考慮采用物理地址尋址,內存管理上采用連續空間分配的方式,如多道連續可變分區法[30]技術,這種技術具有便于實現、訪問效率高、空間利用率低等特點.但是這類配置可以提供操作系統使用時的系統調用功能.通過系統調用,不論異常是由什么特權級來處理,都將為系統提供更豐富的擴展.此外,在現代CPU設計中,可以保留TLB,使用軟件PTW的方式來配合內存管理單元完成地址轉換.這樣既可以減少硬件開銷,也可以實現基于頁面的虛擬內存,但相對于硬件PTW而言,速度會較慢.

3 總 結

RISC-V特權架構的模塊化特性滿足了各種系統的需求.十分精簡的機器模式以低成本的特征支持裸機嵌入式應用,附加的用戶模式和物理內存保護功能共同支持了更復雜的嵌入式系統中的多任務處理,管理模式和基于頁面的虛擬內存提供了運行現代操作系統所必需的靈活性.在本文中,基于RISC-V的特權架構,在開源CVA6上進行了針對不同應用場景的特權架構設計,分成兩類,共32種配置.實現了從簡單嵌入式系統到支持類Unix操作系統的系統特權架構配置,采用參數化定義每種配置類型,在實際設計中,可以參照文章中給出的硬件開銷差異,選擇合適的特權架構配置,更加平滑地進行微處理器設計.