高頻雙頻Buck變換器平面集成磁件優化設計

摘" " 要： 針對目前開關器件和磁性元件性能不足導致雙頻Buck變換器的效率和功率密度低的問題，研究了一種高效高功率密度的雙頻Buck變換器。變換器將工作在連續導通（CCM）模式，采用解耦合的平面集成電感器完成系統磁元件的集成，結合磁件的集成方法、有限的PCB層數和變換器的特性給出雙頻Buck變換器的參數，然后，提出了一種雙頻Buck變換器平面磁件的設計方法，并完成系統磁元件的優化設計。最后，基于第3代半導體SiC器件以及平面集成磁件，設計了額定功率200 W、開關頻率400 kHz的雙頻Buck變換器。結果表明：該變換器峰值效率將達到96.1%，功率密度為46.1 W/in3（1 in = 25.4 mm），驗證了雙頻Buck變換器設計方法的正確性和有效性。

關鍵詞： 雙頻Buck變換器； 平面磁件； 高頻高效高功率密度； SiC器件

中圖分類號： TN624" " " " " 文獻標志碼： A" " " " " " " " 文章編號： １６７１－０２４Ｘ（２０24）０3－００66－09

Optimal design of planar integrated magnetics for high-frequency

double-frequency Buck converter

GAO Shengwei， YU Guanheng， ZHAO Hongyu

（Tianjin Key Laboratory of Intelligent Control of Electrical Equipment， Tiangong University， Tianjin 300387， China）

Abstract： In order to solve the problem that the efficiency and power density of double frequency Buck converters are still relatively low， which are caused by insufficient switching devices and magnetic components， a double-frequency Buck converter with high efficiency and high power density is proposed. Converter will work in CCM mode， using decoupled planar integrated inductors to complete the integration of the magnetic components of the system. Combined with the integration method of magnetic components， the limited number of PCB layers and the characteristics of the converter， the parameters of the double frequency Buck converter are given. Then， a design method of planar magnetic components is proposed， and the optimal design of the magnetic components of the system is completed. Finally， based on the third-generation semiconductor SiC devices and planar integrated magnetic components， a double-frequency Buck converter with a rated power of 200 W and the switch frequency of 400 kHz is designed. The results show that the peak efficiency of the converster will reach 96.1%， and the power density will be 46.1 W/in3（1 in = 25.4 mm）. These confirm the correctness and effectiveness of the double-frequency Buck converter design method.

Key words： double frequency Buck converter； planar magnetics； high frequency， high efficiency and high power density； SiC devices

雙頻Buck（double frequency Buck，DFBuck）變換器是由2個不同頻率的Buck變換器級聯而成的，在擁有高頻Buck變換器輸出特性的同時，只承擔低頻Buck的開關損耗，能夠在高開關頻率下為系統帶來更高質量的電能[1-3]。在未來供電系統中，對DC-DC變換器的頻率、效率以及功率密度要求越來越高，高頻化、平面化、集成化成為未來DC-DC變換器研究目標[4]。目前DFBuck變換器大多采用Si器件，工作頻率仍然停留在25～100 kHz[6-8]，功率密度和效率仍然難以滿足供電系統的需求，也難體現DFBuck變換器在高頻率工作時的優勢。第3代半導體器件（如SiC器件）的發展使得DFBuck變換器工作在更高的頻率成為可能，也將提高變換器的性能和功率密度。在高頻下，傳統的繞制磁件正逐漸被具有平面磁芯和印刷電路版（PCB）繞組的平面磁件代替，這種磁件存在可重復高、體積小、功率密度高等優點。平面磁件設計的合理性對DC-DC變換器而言是十分重要的，因為不合理的平面磁件存在產熱高、損耗大等問題，將影響變換器的正常工作[9-12]。

目前學者針對高頻高效的變換器以及平面磁件的優化做出了大量的研究。文獻[13]針對低壓大電流場合下的LLC諧振變換器，引入矩陣變壓器來減小磁元件的電流，具有PCB繞組的變壓器設計在UI磁芯上，同時提出了針對變壓器的損耗和磁件體積的優化設計方法，完成了系統設計；文獻[14]在文獻[13]的基礎上，針對磁件和變換器的結構進行了優化，使得變換器的性能得到提升，但文中對于變換器的研究以及磁元件的優化方法并不適用于DFBuck變換器。文獻[15]提出了一種基于響應面方法（MLM），通過有限元法遍歷變壓器的變量得到平面變壓器的參數；文獻[16]又將此方法推廣到平面電感上，受仿真速度的限制，此方法不適用于實際設計中。文獻[17]通過對兩級式DC-DC進行分析，給出了變換器的參數以及磁元件的結構，并給出了一套耦合集成的平面電感器系統的優化方法，使得電感之間的耦合系數到達預期的值。此方法并不適用于DFBuck變換器和平面解耦集成磁件的優化設計，但卻為非隔離變換器以及平面集成電感的研究提供了參考。文獻[18]針對多相CLLC諧振變換器分析，給出了系統參數以及控制方法，在磁元件上，針對平面矩陣變壓器單層多匝繞組進行研究，并給出了一套優化方法，但此方法只適用于正弦波激勵下的線圈，另外該文也沒有考慮同層多匝線圈間的鄰近效應。文獻[19]通過建立變壓器Dowell模型，并通過傅里葉分解的方法，得到了任意波形激勵下的PCB直交流阻抗之間的比例關系，文獻[20]將此方法推廣至平面電感的設計，同時對于高頻導線間的集膚效應和鄰近效應進行分析，這為DFBuck變換器平面集成磁件的設計提供了可能。

本文針對高頻高效的DFBuck變換器及其平面電感器進行研究。首先，針對DFBuck變換器的特性分析，選擇合適的耦合方式以及磁集成方法將DFBuck變換器的高低頻電感集成在一個平面磁芯上，結合有限的PCB層數以及變換器特性給出DFBuck變換器系統參數；然后，綜合分析影響磁元件損耗的因素，完成平面磁件的優化設計；最后，基于此磁件以及第3代半導體SiC器件，完成輸入范圍64～160 V、輸出電壓48 V、額定功率200 W的DFBuck變換器，并完成實驗驗證。

1 DFBuck參數分析

1.1 解耦集成的優勢

DFBuck變換器的結構如圖1所示。

DFBuck變換器可工作在連續導通（CCM）以及斷續導通（DCM）模式下，由于DFBuck變換器只承擔低頻單元的開關損耗，系統的總開關損耗較低，DCM模式降低變換器開關損耗的優勢并不明顯，且會降低系統穩定性，增加控制策略的難度。為保證系統的穩定性，簡化控制策略，本文的DFBuck變換器在全輸入電壓范圍內工作在CCM模式，電感電流的紋波系數將發生改變，這將降低平面電感器的設計難度，提高變換器的效率。圖1中：Sa1、Sa2為高頻單元的功率器件；Sb1、Sb2為低頻單元的功率器件；Vin為輸入電壓；Vout為輸出電壓。DFBuck變換器的高低頻單元存在2個大小不同的電感，LH為高頻電感，LL為低頻電感，在提高變換器的功率密度上，集成電感的概念目前得到廣泛的應用，通過集成電感能夠減小磁芯的數量和體積，減小變換器的磁損，提高變換器的效率及功率密度。

圖2為輸入電壓為160 V時DFBuck變換器Sa1和Sb1的驅動信號（高低頻單元的開關頻率與下文一致）。圖2中：UH、UL為高低頻單元的電感耦合系數為0時，電感兩端的電壓波形；IH、IL為高低頻單元的電感耦合系數為0時的電流波形。t0 - t1時間段DFBuck變換器的等效電路如圖3所示。圖3中，Sa1、Sb1開通，此時高低頻電感兩端電壓UH（M = 0）、UL（M = 0）的值為式（1），當高低頻電感之間相互耦合時，高低頻電感兩端電壓將相互感應，設感應系數為k0，此時高低頻電感兩端電壓UH（M≠0）、UL（M≠0）的值為式（2），此時DFBuck變換器將失去電能轉化的功能。通過仿真表明，DFBuck變換器高低頻耦合時，即使針對高低頻電感電流進行控制，其性能也與單個高頻Buck一致。高低頻電感耦合將破壞DFBuck的特性，電感與電感的解耦集成成為集成DFBuck變換器高低頻電感的方法。

（UH）M = 0 = Vin - Vout（UL）M = 0 = 0（1）

（UH）M ≠ 0 = k（UL）M ≠ 0（UL）M ≠ 0 = 0（2）

圖4為電感與電感的解耦集成方法。

目前學者提出了大量電感與電感的解耦集成方法，文獻[7]提出了如圖4（a）所示的磁件結構，此方法將高頻電感繞制在Ⅰ、Ⅱ柱上，將低頻電感繞制在Ⅲ柱上，記為IM1。文獻[8]提出了將一個電感繞制在Ⅰ柱上，另一個電感繞制在Ⅱ、Ⅲ柱，如圖4（b）的磁集成方法，記為IM2。不同的磁元件會影響系統的性能，磁元件繞制結構的不同會影響磁元件的磁鏈，從而影響變換器的性能，不同磁元件在Ⅰ、Ⅱ、Ⅲ柱上的磁鏈為φ1、φ2、φ3，Ⅰ、Ⅱ柱的截面積為Ⅲ柱的1/2，每個磁柱上開相同的氣隙，得到φ1、φ2、φ3的表達式為式（3）和式（4）：

IM1：φ1 = φH - φL /2φ2 = φH + φL /2φ3 = φL（3）

IM2：φ1 = φHφ2 = 2φL /2 - φH /3φ3 = 2φH/3 + φL /3（4）

式中：φH、φL分別為高、低頻電感的磁鏈，對于IM1，其大量的磁鏈集中在截面積較小的Ⅱ柱上，這容易造成磁元件的飽和，降低系統穩定性，影響雙頻變換器的特性。另外，相距較遠的低頻電感的連接也會增大平面電感器的面積。IM2的磁鏈分布由下文得出，其磁鏈分布更加均勻，不易飽和，相鄰兩磁柱上的低頻電感也將減小磁元件的面積，并且變換器的穩態與動態特性與分立磁件一致，因此DFBuck變換器選擇圖4（b）所示的磁集成方法。

1.2 IM2解耦條件

圖5為IM2磁路的等效模型。

圖5中：NH代表H的匝數；NHIH為高頻電感的磁動勢；N1代表L在Ⅱ柱的匝數；N1IL為磁動勢；N2代表L在Ⅲ柱的匝數；N2IL為磁動勢；R1、R1、R2分別為磁柱Ⅰ、Ⅱ、Ⅲ的磁阻（Ⅰ、Ⅱ柱的氣隙磁阻和磁芯磁阻相同，均用R1表示），得到Ⅰ、Ⅱ、Ⅲ柱上磁密的表達式為式（5）：

？椎1 = NH IH - NL1 IL + NL2 IL？椎2 = -NH IH + NL1 IL + NL2 IL？椎3 = NH IH "+ NL1 IL + 2NL2IL？駐 = 2R12 + R1R2（5）

由法拉第電磁感應定律可以得到磁元件的磁通變化率與系統電感電流變化率的關系如式（6）所示：

UH = NH = LHH + MHLUL = NL1 + NL2= MLH + LLL（6）

式中：LHH、LLL分別為H和L的自感；MLH、MHL為高低頻電感之間的互感。結合式（5）—（6），得到MHL與MLH的值為式（7）：

MHL = MLH = （7）

當滿足N2R2 = N1R1時，高低頻電感完全解耦，對于EE磁芯，需保證Ⅲ柱截面積為邊柱的2倍，并且N1 = 2N2時，解耦成立。

1.3 DFBuck變換器的參數分析

本文研究的DFBuck變換器的輸入電壓為64 ～160 V，輸出電壓為48 V。為保證變換器有較高的功率密度，高頻部分開關頻率fH定為400 kHz，為保證磁件正常工作，減小磁元件的損耗，磁芯采用平面EE32磁芯，以6層PCB線圈作為磁件繞組，磁件氣隙取0.2 mm。為保證高低頻單元解耦并充分利用PCB，NH、N1、N2的值分別為6、12、6。圖6為IM2的電容回轉器模型。

通過電容回轉器模型進行分析，可以得到高低頻電感與線圈匝數關系如式（8），為簡便分析，暫不考慮雜散磁通。

H = NH2（（C1 //Cg1）//（（C2 //Cg2） + （（C3 //Cg3）））L = （N1 + N2）2（（C2 //Cg2）//（（C3 //Cg3））C = （8）

式中：μ0為真空磁導率；μr為磁芯磁導率；Ci、Cgi（i=Ⅰ，Ⅱ，Ⅲ）分別為磁柱及中間氣隙的等效磁導；lg為氣隙長度；Ai（i =Ⅰ，Ⅱ，Ⅲ）為Ⅰ、Ⅱ、Ⅲ磁柱截面積。通過上式可得，高頻電感值為12 ？滋H，低頻電感值為84 ？滋H。為確保DFBuck變換器特性，需保證高低頻單元的電感電流的紋波系數相同[6]，通過式（9）得到系統低頻部分的開關頻率fL為400/7 kHz，電感電流的紋波系數k與高頻單元一致性為0.87。

2kfLIoutL gt; Vin D（1 - D）（9）

式中：Iout為輸出電流。最終得到了雙頻變換器的參數以及平面磁元件的結構。

圖7為PIM的俯視圖。

圖7（a）為具有PCB線圈和平面磁芯的IM2磁件（planar integrated magnetic components，PIM）的俯視圖，其電流的方向與繞制磁件的電流方向一致，此結構存在低頻電感通孔數量較多的問題，這將造成大量的通孔損耗，于是提出圖7（b）所示的低頻電感同層走線的結構，此結構將減小磁件的通孔損耗，進一步提高系統的效率。

上文首先針對DFBuck變換器的特性進行分析，選擇合適的耦合方式以及磁集成方法完成高低頻電感的磁集成；之后分析集成后的磁元件，得到其滿足系統要求的條件；然后基于磁件的集成方法，DFBuck變換器的特性和有限PCB層數，分析變換器的參數；最后針對磁元件PCB的走線方式進行改進，得到最終磁元件的正視圖如圖8所示。

2 平面集成磁件的優化設計

系統的平面磁件決定著系統的效率和功率密度，不合理的磁件將產生大量的損耗以及溫升，針對平面磁件的繞組和磁芯進行分析，對提高變換器效率十分重要，因此具備2個不同頻率電感的平面集成電感器的優化成為研究重點。

2.1 PIM繞組銅厚分析

PIM繞組銅厚影響著銅導線的截面積、線圈中磁動勢的分布、繞圈的集膚效應以及線圈之間的鄰近效應，進而影響平面磁件中直流阻抗與交流阻抗。由文獻[20]可知，對于高頻率的PCB線圈，線圈的直流阻抗Rdc和交流阻抗Rac之間存在比例FR，在考慮繞組本身的集膚效應以及繞組間的鄰近效應時，交流阻抗Rac分解為由集膚效應產生的阻抗Rskin和由鄰近效應產生的阻抗Rproximity，Rskin、Rac、Rproximity、Rdc之間滿足式（10）：

Rac = FR·Rdc = Rskin + Rproximity =

（FRskin + FRproximity）Rdc（10）

式中：FRskin與FRproximity分別為Rskin和Rproximity與Rdc之間的比值，FRskin和FRproximity的表達式為：

FRskin = "=" " "（）FRproximity = "=" " " （） （11）

式（11）中Δ滿足式（12）：

？駐 = （12）

式（11）—（12）中：h為PCB厚度；？駐為集膚深度；m為PCB的層數；ρCu為銅的電導率；fx代表頻率；n為諧波的次數。其中低頻電感的集膚深度ΔL約為278 μm，高頻電感的集膚深度ΔH約為105 μm。通過式（11）和式（12）可以得到不同厚度不同頻率的銅導線直流阻抗Rdc與交流阻抗Rac之間的比例關系。

2.2 PIM的阻抗分析

銅線直流阻抗的表達式為式（13）：

Req = ρCu =" ρCu（13）

式中：lCu為銅線長度；ρCu為銅線電導率；S為銅線截面積；wCu為銅線寬度；h為銅線厚度。h、lCu、wCu為影響繞組阻抗的變量，影響磁件損耗，合理地設計h、lCu、wCu將降低磁件的繞組損耗。

PIM的繞組由6層走線一致的PCB組成，在本節將針對第1層線圈優化，第1層線圈的俯視圖如圖9所示。

圖9中：Ⅰ柱為單匝高頻線圈；Ⅱ柱為兩匝低頻線圈；Ⅲ柱為單匝低頻線圈；高頻電感直流阻抗Rdch為Ⅰ柱線圈直流阻抗，即為Rh1。低頻電感直流阻抗Rdcl為Ⅲ柱線圈直流阻抗Rl1以及Ⅱ柱兩匝線圈直流阻抗Rl2、Rl3的和。根據式（6），可以得到Rdch、Rdcl與lCu、wCu、h的關系如式（14）—（16）：

Rh1 = 2？籽Cu" Rl1 = 2？籽Cu" Rl2 = ？籽CuRl3 = 2？籽Cu （14）

Rdch = Rh1" Rdcl = Rl1 + Rl2" + Rl3 （15）

wt = wh + wl1 + 3s = wl1 + wl2 + wl3 + 4s（16）

式中：a1為磁芯邊柱的長度；a2為磁芯中柱的長度；b為磁芯的寬度；wh1、wl1、wl2、wl3分別為直流阻抗為Rh1、Rl1、Rl2、Rl3的線圈寬度；s為導線間距和導線與磁芯的間距，為簡便運算，s取15 mil（1 mil = 25.4 μm）；wt代表磁芯窗口長度。由式（14）—（16）可以得到Rdch、Rdcl與wh1、wl1、wl2、wl3、h之間的關系。

在2.1節中，針對不同頻率下不同厚度PCB線圈的直流阻抗與交流阻抗之間的關系FRh和FRl，可以得到高低頻線圈的交流阻抗與直流阻抗之間滿足式（17）：

Rach = FRh·RdchRacl = FRl·Rdcl（17）

2.3 PIM損耗的計算及優化

首先針對PIM的第1層線圈進行優化，再推廣至整個磁件，式（18）為PIM第1層線圈的總損耗P1。

P1 = Ihrms2Rh + Ilrms2Rl（18）

式中：Ihrms為高頻單元電感的有效值；Ilrms為低頻單元電感的有效值；Rh為高頻線圈的總阻抗；Rl為低頻線圈的總阻抗。

將式（10）—（17）代入到式（18）中，可以得到P1的表達式為：

P1 = f1（wh1，wl1，wl2，wl3，h）（19）

為了能夠得到低損耗的PIM繞組，將在不同的wh1、wl1、wl2、wl3、h中找到P1的最小值，結合式（16），可得到P1與wl1、wl2滿足式（20），在同一h下遍歷wl1與wl2，得到其P1的值：

P1 = f2（（wt - 3s - wl1），wl1，wl2，（wt - 4s - wl2），h） （20）

式中：在wl1、wl2取[2.5，3.0] mm下的P1的值如圖10所示（其中銅導線h取 70 μm）。

為防止PCB導線中走過電流過大，按工業標準，1 mm銅線承載的最大連續電流為3 A，綜合磁芯結構，wh1、wl1、wl2、wl3應當滿足式（21）的約束條件：

wh1，wl1，wl2，wl3 gt; 2.5 mmwh1 + wl1 + 3s lt; wtwl1 + wl2 + wl3 + 4s lt; wt（21）

圖11為不同銅厚線圈的PIM繞組損耗情況。

從圖11中可以看出，70 μm厚的銅箔下繞組的損耗已經較小，雖然105 μm和140 μm厚的銅箔下的繞組損耗更低，但卻增加了PCB的成本和工程難度，因此選用70 μm的銅箔作為PIM的繞組，此時高低頻線圈的總損耗見圖11。

2.4 磁芯損耗

在低損耗的繞組基礎上，本節將針對磁芯損耗進行分析。式（22）為任意波形激勵下磁芯損耗的計算公式：

Pc_sin = Cf？琢 Bmax？茁VePc_pul = C′K？琢-1Pc_sinK = C′ = （）？琢-1 + （）？琢-1 （22）

式中：Pc_sin為正弦波激勵下的磁芯損耗；Pc_pul為任意波形激勵下的磁芯損耗； f為正弦波激勵的磁密；Bmax為磁件的最大磁通密度；Ve為磁芯體積；C、α、β與磁芯的材料有關；C′、K為中間變量。

雙頻變換器的磁芯尺寸將由系統參數決定，磁元件的材料和工作頻率成為影響磁芯損耗的重要因素。圖12為單位體積不同磁性材料的磁元件激勵頻率為400 kHz下磁芯損耗情況。

由圖12可知，3F3材料的磁芯在此頻率段將提供更加優越的性能。

磁性元件在系統中運行時，磁元件的損耗會受到多種因素影響，采用有限元法可以準確分析磁元件損耗，驗證磁元件設計正確性。圖13為PIM磁芯的磁通密度情況。

通過仿真結果可知，本文設計的磁元件滿足系統要求，同時得到磁元件的磁芯損耗。

3 實驗驗證

圖14為本文的DFBuck變換器。

系統的功率器件采用SiC器件，包含優化設計后的平面磁件。為降低系統成本，平面電感器繞組使用3個兩層板疊放而成。高頻部分工作頻率為400 kHz，低頻部分工作頻率為57.142 kHz。系統的主控制器均采用TI公司的TMS-320F28335。功率器件采用CREE公司的C3M0015065D。對于平面集成電感器，高頻電感同低頻電感的2個繞組距離不同使得高頻電感同低頻電感2個繞組耦合系數與理論有所差異，在實際設計時，需通過數字電橋進行測試，并微調磁芯中柱寬度，使得高低頻電感完全解耦。

圖15和圖16分別為輸入160 V、64 V電壓下系統輸出電壓Vout、輸出電流Iout以及高低頻電感電流IH和IL的滿載穩態波形。

由圖15和圖16的實驗波形可知，輸入電壓不同時，系統可保證穩定輸出。DFBuck變換器的低頻單元與高頻單元完全解耦，并且低頻單元電流很好地追蹤了高頻單元電流，符合DFBuck變換器低頻單元為高頻單元分流的特性。實驗波形與理論波形的差異是由于系統效率未達到100%所致。

圖17和圖18分別為輸入160 V、64 V電壓下輸出電壓Vout、輸出電流Iout以及高低頻電感電流的響應速度曲線。

由圖17和圖18的實驗波形可知，2個輸入電壓等級下，當負載跳變時，系統均能實現快速響應。圖19為傳統設計方法下的DFBuck變換器。圖19中，功率等級、電壓等級與本文樣機一致，樣機采用Si器件，磁元件采用繞制集成磁件。Si樣機參數規格與本文樣機參數規格如表1所示。

經測量和計算，SiC樣機功率密度將達到46.1 W/in3（1 in = 25.4 mm），遠超Si器件樣機的10.15 W/in3。圖20 比較了 Si 器件系統和 SiC 器件系統的開關損耗和磁性元件損耗。

由圖20可見，相較于傳統繞制磁件的Si樣機，帶有平面磁件的SiC樣機將造成更低的損耗。針對Si器件的雙頻Buck變換器與SiC器件的雙頻Buck變換器全負載范圍下系統的效率進行了測試，兩系統的測試條件相同，系統效率曲線如圖21所示。

由圖21可見，輸入電壓Vin的增加將加大變換器的開關損耗，系統的效率會隨著輸入電壓的降低而升高。由圖21還可以看出，本文帶有SiC器件的高頻DFBuck變換器在全負載范圍內均能夠高效地完成能量轉換，并且能量轉換效率優于Si器件的DFBuck變換器。

4 結束語

本文設計了一種高效高功率密度的DFBuck變換器。為了提高變換器的效率與功率密度，系統高頻單元定為400 kHz，并使用SiC器件作為功率器件；雙頻變換器只承擔低頻單元開關損耗的特性能夠減小功率器件的熱應力，提高系統效率。電感電流紋波系數的增加將減小變換器磁元件的損耗，有助于有限PCB內的平面電感器的設計；與傳統理念不同，帶有平面集成磁件的DFBuck變換器系統參數將由平面集成電感器以及雙頻變換器特性共同決定，這將平衡系統磁元件和開關器件的損耗。針對帶有不同頻率繞組的平面集成電感器，提出了一種考慮集膚效應和鄰近效應的優化方法，并完成DFBuck變換器平面集成電感器的優化設計。最終，完成帶有平面集成磁件和SiC器件的高頻DFBuck變換器，系統峰值效率為96.1%，功率密度將達到46.1 W/in3，較同等級的低頻率樣機均得到提高，達到了高效高功率密度的目的。

參考文獻：

[1]" " FU M F， FEI C， YANG Y C， et al. A GaN-based DC-DC mo-dule for railway applications： Design consideration and high-frequency digital control[J]. IEEE Transactions on Industrial Electronics， 2020， 67（2）： 1638-1647.

[2]" " DU X， ZHOU L W， TAI H M. Double-frequency buck conve-rter[J]. IEEE Transactions on Industrial Electronics， 2009， 56（5）： 1690-1698.

[3]" " 周雒維， 杜雄， 付志紅， 等. 雙頻Buck變換器[J]. 中國電機工程學報， 2006， 26（6）： 68-72.

ZHOU L W， DU X， FU Z H， et al. The buck converter with double frequency[J]. Proceedings of the CSEE， 2006， 26（6）： 68-72 （in Chinese）.

[4]" " OUYANG Z W， ANDERSEN M A E. Overview of planar mag-netic technology：Fundamental properties[J]. IEEE Transacti-ons on Power Electronics， 2014， 29（9）： 4888-4900.

[5]" " 杜雄， 周雒維， 羅全明， 等. 雙頻Buck變換器參數對系統性能的影響[J]. 電工技術學報， 2005， 20（11）： 4-10.

DU X， ZHOU L W， LUO Q M， et al. Relationship between circuit parameter and system performance of buck converter with double frequency[J]. Transactions of China Electrotechni-cal Society， 2005， 20（11）： 4-10 （in Chinese）.

[6]" " 張曉峰， 周雒維， 羅全明， 等. 磁集成雙頻DC/DC變換器[J]. 電工技術學報， 2010， 25（1）：77-83， 89.

ZHANG X F， ZHOU L W， LUO Q M， et al. Double frequency DC/DC converter with magnetic integration[J]. Transactions of China Electrotechnical Society， 2010， 25（1）： 77-83， 89（in Chinese）.

[7]" " GAO S W， WANG H. A new approach integrated magnetics double-frequency DC/DC converter[J]. IEEE Access， 2020， 8： 148301-148314.

[8]" " AHMED M H， LEE F C， LI Q. LLC converter with integrated magnetics application for 48V rack architecture in future data centers[C]//2019 IEEE Conference on Power Electronics and Renewable Energy（CPERE）." Egypt， Aswan： IEEE， 2020： 437-443.

[9]" " AHMED M， FEI C， LEE F C， et al. High-efficiency high-power-density 48/1V sigma converter voltage regulator module[C]//2017 IEEE Applied Power Electronics Conference and Exposition（APEC）. Tampa， FL， USA：IEEE， 2017： 2207-2212.

[10]" LUAN S K， WU Z H， WANG Z W， et al. A high power densi-ty two-stage GaN-based isolated Bi-directional DC-DC con-verter[C]//2019 IEEE Energy Conversion Congress and Exposi-tion（ECCE）. Baltimore， MD， USA：IEEE， 2019： 3240-3244.

[11]" 肖龍， 伍梁， 李新， 等. 高頻LLC變換器平面磁集成矩陣變壓器的優化設計[J]. 電工技術學報， 2020， 35（4）：758-766.

XIAO L， WU L， LI X， et al. Optimal design of planar magnet-ic integrated matrix transformer for high frequency LLC conve-rter[J]. Transactions of China Electrotechnical Society， 2020， 35（4）：758-766（in Chinese）.

[12]" MU M K， LEE F C. Design and optimization of a 380～12 V high-frequency， high-current LLC converter with GaN devi-ces and planar matrix transformers[J]. IEEE Journal of Emerg-ing and Selected Topics in Power Electronics， 2016， 4（3）： 854-862.

[13]" FEI C， LEE F C， LI Q. High-efficiency high-power-density LLC converter with an integrated planar matrix transformer for high-output current applications[J]. IEEE Transactions on In-dustrial Electronics， 2017， 64（11）： 9072-9082.

[14]" COVE S R， ORDONEZ M， LUCHINO F， et al. Applying re-sponse surface methodology to small planar transformer wind-ing design[J]. IEEE Transactions on Industrial Electronics， 2013， 60（2）： 483-493.

[15]" GUAN Y S， WANG Y J， XU D G， et al. A 1 MHz half-bridge resonant DC/DC converter based on GaN FETs and planar magnetics[J]. IEEE Transactions on Power Electronics， 2017， 32（4）： 2876-2891.

[16]" FU M F， FEI C， YANG Y C， et al. Optimal design of planar magnetic components for a two-stage GaN-based DC-DC con-verter[J]. IEEE Transactions on Power Electronics， 2019， 34（4）： 3329-3338.

[17]" WANG Y F， CHEN B， HOU Y Q， et al. Analysis and design of a 1 MHz bidirectional multi-CLLC resonant DC-DC con-verter with GaN devices[J]. IEEE Transactions on Industrial Electronics， 2020， 67（2）： 1425-1434.

[18]" HURLEY W G， GATH E， BRESLIN J G. Optimizing the AC resistance of multilayer transformer windings with arbitrary current waveforms[J]. IEEE Transactions on Power Electronics， 2000， 15（2）： 369-376.

[19]" NGUYEN M H， FORTIN BLANCHETTE H. Optimizing AC resi-stance of solid PCB winding[J]. Electronics， 2020， 9（5）： 875.

本文引文格式：

高圣偉，于冠恒，趙虹宇. 高頻雙頻Buck變換器平面集成磁件優化設計[J]. 天津工業大學學報，" 2024，" 43（6）： 66-74.

GAO S W， YU G H， ZHAO H Y. Optimal design of planar integrated magnetics for high-frequency double-frequency Buck converter[J]. Journal of Tiangong University，" 2024，" 43（3）： 66-74（in Chinese）.