一種快速連續跳頻的超寬帶多功能頻綜模塊設計

摘 "要： 基于快速連續跳頻和超寬帶射頻收發電路的應用，設計了一種快速連續跳頻的超寬帶多功能頻綜模塊，可實現0.1～9.8 GHz工作頻段的快速連續或非連續跳頻功能，以及FDD、TDD收發電路中上下變頻的處理。采用“乒乓”鎖相環（PLL）作為整體架構，結合多路復用開關（MUX）實現快速跳頻功能，并產生收發電路所需的本振信號。最終實現適用于通信、雷達無線電跳頻、軟件無線電、干擾抗擾等相關領域的頻綜模塊。結果表明，6 GHz相位噪聲不大于-110 dBc/Hz@100 kHz，快速連續跳頻可達至少30 000跳/s，具有優良的時鐘性能。

關鍵詞： 快速連續跳頻； 超寬帶； 收發電路模塊； “乒乓”鎖相環； 頻率綜合器； 相位噪聲； 本振信號

中圖分類號： TN74?34 " " " " " " " " " " " " " " " 文獻標識碼： A " " " " " " " " " " "文章編號： 1004?373X（2024）18?0065?05

Design of ultra?wideband multifunctional frequency synthesizer module with

fast and continuous frequency hopping

HU Jinhan， CHEN Wentao

（The 58th Institute of China Electronics Technology Group Corporation， Wuxi 214072， China）

Abstract： Based on the application of fast continuous frequency hopping and ultra?wideband RF transceiver circuits， a ultra?wideband multifunctional frequency synthesizer module with fast and continuous frequency hopping is designed， which can realize the fast continuous or discontinuous frequency hopping functions in the working frequency range from 0.1 GHz to 9.8 GHz， as well as up and down frequency conversion processing in FDD and TDD transceiver circuits. The \"ping?pong\" phase?locked loop （PLL） is used as the overall structure of the system， which is combined with the multiplexer （MUX） to realize fast frequency hopping function and generate the local oscillator signal required for the transceiver circuit. The frequency synthesizer module suitable for communication， radar radio frequency hopping， software radio， interference immunity and other related fields is realized. The testing results indicate that the phase noise at 6 GHz is not greater than -110 dBc/Hz@100 kHz， and the fast continuous frequency hopping can reach at least 30 000 hops/s， with excellent clock performance.

Keywords： fast and continuous frequency hopping; ultra?wideband; transceiver circuit module; \"ping?pong\" phase?locked loop; frequency synthesizer; phase noise; local oscillator signal

0 "引 "言

隨著現代軍事、國防及無線通信事業的發展，在21世紀的今天，雷達、制導武器、移動通信和電子對抗等電子系統對頻率綜合器提出了越來越高的要求[1?3]。在未來的高科技戰爭中，通信裝備將處于復雜的電磁環境中，沒有抗干擾能力或抗干擾能力弱的裝備將不可能保障通信的正常進行。為此，世界各國都非常重視頻率綜合器的研究與應用，低相位噪聲、高速捷變、高頻段和大帶寬的頻率綜合器已經成為頻率合成發展的主要趨勢[4?7]。

實現跳頻的方式多種多樣，DDS技術方式切換速度快[8?10]，但帶寬窄、雜散較差。PLL技術方式具有帶寬寬、雜散低、頻段高等優點，但鎖定時間相對較慢[11?14]。DDS+PLL技術的方式在一定程度上能綜合DDS和PLL的優點，但結構相對復雜且成本較高[15]。

綜合各方面因素考慮，本文設計了一款基于“乒乓”結構鎖相環的快速跳頻頻綜模塊。相對于傳統的單鎖相環結構，該模塊采用兩個鎖相環“乒乓”切換的方式，可以實現連續跳頻功能的同時，又能大大縮短頻率切換時間。該頻綜模塊在0.1～9.8 GHz的超寬帶頻率范圍內，既可以實現30 000跳/s的快速跳頻功能，又可以給FDD和TDD雙發雙收（2T2R）通信系統提供本振信號，滿足無線通信的多場景應用需求。

1 "模塊介紹

本文設計一款基于“乒乓”鎖相環的超寬帶快速跳頻頻綜模塊，圖1為頻綜模塊的系統測試原理框圖。圖中黑粗實線框內為該頻綜模塊電路。該模塊由2顆鎖相環芯片、1個多路復用射頻開關芯片和各芯片之間的級聯電路組成。兩個鎖相環芯片各有兩路信號輸出，其中一路直接從模塊輸出，如圖1中的RF_OUT1和RF_OUT4端口。多路復用射頻開關是一個兩進三出的射頻開關，兩個鎖相環的另一路輸出進入多路復用射頻開關，分成三路后從模組輸出，如圖1中的FH_OUT、RF_OUT2和RF_OUT3端口。

通過設計屏蔽框將各個芯片獨立分布在各自腔體內，最大程度地增加器件之間的相互干擾。圖中的黑粗實線即為屏蔽結構。兩個鎖相環的環路濾波器均設計在整個模塊外部，便于后續用戶根據不同場景修改不同的環路帶寬，設計更加靈活。模塊外部連接FPGA，通過SPI配置兩個鎖相環的寄存器，用于修改鎖相環的輸出頻率，同時也連接多路復用開關的控制管腳，控制開關的通斷狀態，如圖1中的VCTL0/1端口。鎖相環的輸入參考時鐘由外部信號源提供，模塊的輸出信號接頻譜儀或者信號源分析儀進行測試。

2 "模塊功能介紹

2.1 "快速連續跳頻

快速連續跳頻模塊可在0.1～9.8 GHz的超寬帶頻率范圍內，實現快速連續跳頻的功能。其采用兩個鎖相環（PLL）和單刀雙擲射頻開關組合的“乒乓”工作原理。鎖相環的輸出頻率通過FPGA修改寄存器改變，多路復用開關的切換通過FPGA控制開關的控制位（VCTL0/1）實現。當VCTL0和VCTL1為高電平時，開關IN1口和OT2口、IN2和OT3處于連通狀態。當VCTL0和VCTL1為低電平時，開關IN1口和OT1口、IN2和OT2處于連通狀態。當VCTL0為低電平、VCTL1為高電平時，開關IN1口和OT1口、IN2和OT3處于連通狀態。開關切換的真值表如表1所示。

當鎖相環①鎖定后，控制開關VCTL0和VCTL1為高電平，工作頻點1從鎖相環①的2口經由開關IN1至OT2后，從模組的跳頻輸出口（FH_OUT）輸出。而當鎖相環①工作在當前頻點1時，鎖相環②通過寄存器配置鎖定到下一工作頻點2，再通過控制開關VCTL0和VCTL1為低電平，此時工作頻點2從鎖相環②的1口經由開關IN2至OT2后，從模組的跳頻輸出口（FH_OUT）輸出。

表1 "多路復用開關真值表

[控制輸入 開關通道狀態 VCTL0 VCTL1 高電平 高電平 IN1和OT2、IN2和OT3連通 低電平 低電平 IN1和OT1、IN2和OT2連通 低電平 高電平 IN1和OT1、IN2和OT3連通 ]

當鎖相環②工作在當前頻點2時，鎖相環①再通過寄存器配置鎖定到下一工作頻點3，再次通過控制開關VCTL0和VCTL1為高電平，工作頻點3又從鎖相環①的2口經由開關IN1至OT2后，從模組的跳頻輸出口（FH_OUT）輸出。

以此類推，通過不斷配置鎖相環的寄存器和射頻開關通斷，在兩個鎖相環之間“乒乓”切換輸出信號，從而實現快速連續跳頻的功能，實現方式如圖2所示。

圖2中黑實線標注出的路徑為當前頻點信號的路徑。

單次跳頻用一個鎖相環即可實現，但連續快速跳頻功能無法用一個鎖相環實現，因為一個鎖相環在配置寄存器變換輸出頻率時，必然存在輸出信號不連續的現象，此時就需用到文中“乒乓”鎖相環的形式來實現。“乒乓”鎖相環的形式可節省一次SPI寄存器配置和頻率鎖定的時間，用射頻開關進行切換頻率，射頻開關的切換速度為10 ns，相比于SPI配置寄存器和環路鎖定的時間30 μs而言可忽略不計。而且“乒乓”鎖相環的形式不會出現輸出頻率不連續的情況，當一個鎖相環工作在當前頻點時，另一個鎖相環已經配置完成并鎖定在下一頻點，只需切換射頻開關即可。綜上，“乒乓”鎖相環頻率連續切換的速度取決于一個鎖相環的頻率配置鎖定時間，通過設計合適的鑒相頻率和環路帶寬，此款鎖相環鎖定時間可達30 μs以內。所以，此模塊可實現30 000跳/s的快速連續跳頻功能。

2.2 "FDD系統提供本振信號

FDD多功能頻綜模塊不僅可以實現快速連續跳頻的功能，還能為2T2R FDD通信系統提供上下變頻所需的本振信號。系統連接方式如圖3所示。圖中黑實線標注出的路徑為當前信號的路徑。

利用FPGA配置兩個鎖相環的寄存器，輸出收發通路所需的本振頻率，2個鎖相環的4條通路同時工作，再控制開關的VCTL0為低電平、VCTL2為高電平，讓信號從模塊的RF_OUT1、RF_OUT2、RF_OUT3和RF_OUT4口同時輸出。由于1個鎖相環的2條通路只能輸出相同頻率信號，FDD通信系統發射通路和接收通路的工作頻段不同，所以針對2T2R FDD通信系統鏈路的連接關系如圖3所示。

模塊RF_OUT1口為FDD收發通路1中的發射通路提供本振信號fF1，RF_OUT2口為FDD收發通路2中的發射通路提供本振信號fF1，而模塊RF_OUT3口為FDD收發通路1中的接收通路提供本振信號fF2，模塊RF_OUT4口為FDD收發通路2中的接收通路提供本振信號fF2。這樣即可實現為2T2R FDD通信收發系統同時提供4路本振信號的功能。

2.3 "TDD系統提供本振信號

TDD多功能頻綜模塊還能為2T2R TDD通信系統提供上下變頻所需的本振信號。模塊中的開關狀態和FDD應用時狀態一致，但TDD通信系統發射通路和接收通路的工作頻段相同。所以針對2T2R TDD通信系統鏈路的連接關系如圖4所示。圖中黑實線標注出的路徑為當前信號的路徑。

模塊RF_OUT1口為TDD收發通路1中的發射通路提供本振信號fT1，RF_OUT2口為TDD收發通路1中的接收通路提供本振信號fT1，而模塊RF_OUT3口為TDD收發通路2中的發射通路提供本振信號fT2，模塊RF_OUT4口為TDD收發通路2中的接收通路提供本振信號fT2。這樣就可以實現為2T2R TDD通信收發系統同時提供4路本振信號的功能。

3 "實測結果分析

快速連續跳頻的超寬帶多功能頻綜模塊整體尺寸為35 mm×35 mm，頻綜模塊實物圖如圖5所示。從圖中可以看出，模塊尺寸和1元硬幣的尺寸大小相當。

按照圖1搭建測試環境。采用直流穩壓源為整個模塊供電，使用FPGA控制模塊的鎖相環和開關，針對不同應用場景配置適合的寄存器，進一步測試。

3.1 "相位噪聲測試

對于一個頻綜模塊而言，最重要的指標莫過于相位噪聲，首先針對模塊的相位噪聲進行測試分析。采用信號源給兩個鎖相環提供參考頻率，使用頻譜儀的相噪功能分別測試模塊RF_OUT1、RF_OUT2、RF_OUT3、RF_OUT4和FH_OUT這5個輸出口的相位噪聲。由于此頻綜模塊的工作頻段較寬，故選取其中一個頻點，以輸出6 000 MHz的信號為例進行測試，并將測試數據和器件規格書進行對比，結果如表2所示。

從上述數據可以看出，頻綜模塊的各輸出口相位噪聲指標一致性較好，與鎖相環規格書中的相位噪聲指標也保持高度一致，最大誤差不超過2.6%，保證了頻綜模塊良好的輸出特性指標。

3.2 "跳頻時間測試

快速跳頻的關鍵指標是跳頻切換時間，這個指標決定著模塊整體的跳頻速率。此模塊的跳頻時間主要由鎖相環配置鎖定時間和射頻開關切換時間兩部分組成。射頻開關切換時間很短，只用10 ns左右即可完成切換。故模塊的跳頻時間主要是由鎖相環的配置鎖定時間決定的。

采用信號源為這兩個鎖相環提供參考頻率，使用信號源分析儀測試模塊FH_OUT輸出口頻率的變化直至時間穩定。選取測試頻率從4 GHz變化到7 GHz所用的時間，鎖相環①開始工作在4 GHz并在FH_OUT輸出口測到穩定輸出信號，從鎖相環②配置7 GHz寄存器開始計時，直到在FH_OUT輸出口測到穩定輸出的7 GHz信號計時結束。記錄此時的時間間隔，信號源分析儀測試結果如圖6所示。從圖中可以看出頻率跳變一次并穩定輸出的時間大約為25 μs，所以此頻綜模塊至少可達到30 000跳/s的跳頻速度。

4 "結 "論

在日益復雜的通信環境系統中，為了滿足無線通信的多場景應用需求，本文設計了一款快速連續跳頻的超寬帶多功能頻綜模塊。此模塊在0.1～9.8 GHz的頻段范圍內，既可以實現30 000跳/s的快速跳頻功能，又可以為雙發雙收的FDD和TDD收發系統提供上下變頻的本振信號。該研究對于通信、雷達無線電跳頻、軟件無線電、抗干擾及相關領域具有一定的參考意義。

參考文獻

[1] 張路，高玉良，翁呈祥，等.X波段跳頻本振模塊設計與仿真[J].空軍預警學院學報，2017，31（3）：213?217.

[2] 張淵，張立冬，孫振超.225～400 MHz寬帶跳頻收發模塊的設計[J].現代電子技術，2019，42（19）：15?17.

[3] 胡佳旺，李文杰，張貴福，等.一種超寬帶頻率綜合器設計與實現[J].現代電子技術，2019，42（13）：152?155.

[4] 謝遲，倪文飛，毛飛.C波段寬帶下變頻型鎖相高速跳頻合成器[J].太赫茲科學與電子信息學報，2020，18（3）：427?431.

[5] 魯純，韓周安.C頻段寬帶低雜散頻率合成器的設計與實現[J].現代電子技術，2015，38（3）：87?89.

[6] 王德龍，劉彤.一種寬頻率范圍電荷泵鎖相環快速鎖定方法[J].電子與封裝，2021，21（2）：86?90.

[7] 郭鑫，程建斌.基于MCM技術的小型化頻率合成器設計與實現[J].電子與封裝，2021，21（12）：67?70.

[8] 楊陽，陶建中，萬書芹，等.基于抗輻照技術的DDS電路設計與實現[J].電子與封裝，2019，19（8）：24?28.

[9] 謝走甜，王志偉，李岸舟，等.一種新型低雜散低相噪直接合成頻率源[J].雷達科學與技術，2021，19（3）：328?331.

[10] 陳鐘鵬，華玲.一種多通道直接數字頻率合成器的設計[J].電子與封裝，2018，18（4）：22?25.

[11] 何繼愛，陳興.基于CDCE913鎖相環頻率合成器的設計[J].現代電子技術，2016，39（19）：89?91.

[12] 劉玲玲，王自力，葛楓，等.一種S波段跳頻源的設計[J].電子器件，2017，40（3）：588?592.

[13] 趙建欣，廖春連.一種超寬帶頻率綜合器電路的設計與實現[J].電子與封裝，2022，22（7）：42?47.

[14] 王玲玲，蔣樂，方志明.一種X波段低相位噪聲國產化頻率源設計[J].電子與封裝，2023，23（7）：63?67.

[15] 王鋒，劉鵬遠，李兵.基于DDS與PLL混合的頻率合成改進方法研究[J].微電子學與計算機，2017，34（5）：17?20.