一種高PSRR低溫漂無運放帶隙基準

摘" 要： 針對無運放帶隙基準電壓源溫度特性及電源抑制比差的問題，設計一種高電源抑制比、低溫漂的無運放帶隙基準電路。該電路通過電流鏡進行鉗位，避免運算放大器失調電壓對輸出基準的影響，利用晶體管柵極與三極管基極生成穩定的補償電流，以降低基準電壓的高階溫度系數，輸出端采用共源共柵結構提高電源抑制比。基于SMIC 0.18 μm BCD工藝在Cadence環境下對電路進行仿真，仿真結果表明：在-40～125 ℃范圍內，電路的溫度系數為3.187×10-6 /℃，10 Hz時電源抑制比為-88.6 dB，1 MHz時電源抑制比為-50.2 dB。在考慮啟動電路影響的情況下，電路在5 V電源下的靜態電流為3.78 μA，帶隙基準的版圖面積為160 μm×183 μm。可實現對基準電壓高階溫度項的補償，降低溫度系數，并在沒有濾波電容的條件下提高帶隙基準的PSRR。

關鍵詞： 帶隙基準； 無運放； 電源抑制比； 溫度系數； 補償電流； 啟動電路

中圖分類號： TN41?34" " " " " " " " " " " " " "文獻標識碼： A" " " " " " " " " " " " " 文章編號： 1004?373X（2024）23?0171?05

A high?PSRR and low?temperature drifting op?amp?free bandgap reference

WANG Kai1， ZHANG Fanghui1， YANG Xu2， WANG Yichen1， LI Ziteng1

（1. School of Electronic Information and Artificial Intelligence， Shaanxi University of Science and Technology， Xi’an 710021， China;

2. School of Automation and Information Engineering， Xi’an University of Technology， Xi’an 710048， China）

Abstract： A high power supply rejection ratio （PSRR） and low?temperature drifting op?amp?free bandgap reference voltage source circuit is designed to improve the temperature characteristics and PSRR of the op?amp?free bandgap reference voltage sources. In this circuit， a current mirror is utilized to clamp the output voltage， thereby mitigating the impact of the operational amplifier′s offset voltage on the output reference. A stable compensation current is generated by leveraging the transistor′s gate and the triode′s base， effectively reducing the high?order temperature coefficient of the reference voltage. In the output terminal， a common source common gate structure is employed to enhance the PSRR. The circuits is simulated in the Cadence environment based on the SMIC 0.18 μm BCD process. The simulation results indicate that within the temperature range of -40 to 125 ℃， the circuit′s temperature coefficient is 3.187×10-?/℃. The PSRR is -88.6 dB at 10 Hz and -50.2 dB at 1 MHz. Considering the impact of the startup circuit， the quiescent current of the circuit is 3.78 μA under a 5 V power supply， and the layout area of the bandgap reference is 160 μm×183 μm. To sum up， the designed circuit can compensate the high?order temperature term of reference voltage， reduce the temperature coefficient， and improve the PSRR of bandgap reference without filter capacitor.

Keywords： bandgap reference; op?amp?free; PSRR; temperature coefficient; compensating current; startup circuit

0" 引" 言

帶隙基準電路是集成電路中的關鍵功能模塊，主要用于提供穩定、準確的輸出電壓。在數據轉換器、電源轉換器、低壓差穩壓器和存儲器等模擬和混合信號集成電路中，精確的參考電壓是確保系統性能和穩定性的必要條件。帶隙基準電路能夠在不同工藝角、溫度和供電電壓條件下提供穩定的輸出電壓，因而被廣泛應用。

目前，帶隙基準電路分為有運放和無運放兩種類型。文獻[1]介紹了一種低壓帶隙基準電路，具有較低的供電電壓和較高的電源抑制比（PSRR），適用于對電源噪聲要求較高的應用場景。然而，該技術引入額外的電流會增加功耗，在低供電電壓下尤為突出。文獻[2]提出的CMOS電路采用反饋環路實現低電壓、低功率和高PSRR，但其精度可能不如有運放的結構。文獻[3]提出了一種帶有源隨器的CMOS基準電路結構，但由于器件溫度特性的影響，導致溫度漂移較大。文獻[4]利用MOS管在亞閾值區的溫度特性進行補償，但亞閾值區MOS管對工藝參數要求較高，不同工藝導致器件性能不穩定，不易實現。

因此，本文介紹了一種新型的無運放帶隙基準電路設計方案，通過特定的電路結構實現對基準電壓高階溫度項的補償，降低溫度系數，并在沒有濾波電容的條件下提高了帶隙基準的PSRR。

1" 傳統帶隙基準電路結構

帶隙基準電壓是基于CTAT（Complementary To Absolute Temperature）電壓和PTAT（Proportional To Absolute Temperature）電壓的疊加，以產生穩定的參考電壓。當CTAT和PTAT電壓平衡時，產生的基準電壓與溫度無關，從而實現溫度補償。

1.1" 傳統有運放帶隙基準電路

如圖1所示為傳統有運放的帶隙基準電路[5]，其中[X]和[Y]節點由運算放大器輸入端控制。

三極管（BJT）[Q1]和[Q2]的基極?發射極壓差通過電阻[R1]產生PTAT電流，通過電流鏡等比例復制到基準電壓輸出支路形成參考電壓[VREF]。

[VREF=VBE3+VTlnN×R2R1] （1）

CTAT電壓（[VBE]）的負溫度系數約為-2 mV/℃，而PTAT電壓（[ΔVBE]）的正溫度系數約為0.087 mV/℃。適當選擇[R2 R1]比例可實現溫度系數較低的參考電壓。由于PTAT電流產生環路受到三極管集電極電流和放大器輸入共模電壓的限制，傳統參考電路在低電壓條件下無法工作，因此需要采用電流模式架構來解決此問題。

1.2nbsp; 傳統無運放帶隙基準電路

如圖2所示為無運放帶隙基準電路結構[5]，其工作原理如下：MOS管構成共源共柵形式的電流鏡，通過互相復制形成反饋回路，使得[X]和[Y]點電壓相等，從而實現運放鉗位的功能。

[VREF=VBE3+ΔVBER2R1=R2R1VTlnN+VBE3] （2）

輸出電壓與溫度關系為：

[?VREF?T=?VBE3?T+kqlnN1+R2R1] （3）

無運放帶隙基準電路不需要運放來放大參考電壓，具有較低的功耗，也不需要考慮運放的性能參數和環路穩定性問題，電路設計簡單。但其缺乏放大參考電壓的功能，對電源噪聲的抵抗能力較差。

在無運放帶隙基準電路的基礎上，本文設計了一種低溫漂、低功耗、高PSRR性能的帶隙基準電路。

2" 電路結構及原理分析

本文設計的帶隙基準電路包括帶隙核心電路和啟動電路。帶隙核心電路采用無運放負反饋結構，利用電流鏡進行鉗位，并在輸出端采用共源共柵結構以提高PSRR。引入高階溫度補償電路，通過產生指數型補償電壓調節[VREF]的溫度系數，使其在不同溫度下保持穩定。啟動電路確保電路能夠順利進入正常工作狀態，消除簡并點問題。

2.1" 啟動電路

為了解決帶隙基準電路可能出現的簡并點問題，設計了一種自啟動電路，如圖3左側所示。當電源通電時，反相器啟動并產生使能信號。該信號與電阻[R1]提供的電平信號共同作用，使得MOS管MP10所在支路導通，形成對地通路，為MN6、MN7電流鏡提供穩定電壓。隨后，將電流復制給Fb支路，消除帶隙核心電路的簡并點，使其順利進入正常工作狀態。

一旦帶隙基準電路開始正常運行，MP1的柵極電壓逐漸升高，通過電阻[R2]傳遞開啟電壓至MP9的柵極使其打開，MN3、MN5電流鏡開始工作，導致MN6的漏極電壓通過MN5傳輸到地，自啟動電路退出工作狀態。此時，MP10支路仍保持導通狀態。通過將MP10、MP12～MP16、MN5和MN6寬長比設計為遠小于1，可以最小化功耗，同時自啟動電路通過Start_v信號與核心電路形成反饋回路，檢測并調節自啟動電路的輸出。

2.2" 帶隙核心電路

帶隙基準核心電路由三極管Q1、Q2、Q3和MOS管NMOSFET1、NMOSFET2、MP7、MP8以及電阻[R3]～[R5]組成。其中，Q1、Q2、Q3的發射極面積比為[N]∶1∶1。MP1～MP4采用低壓共源共柵結構，其正溫度系數壓差[ΔVBE]可以表示為：

[ΔVBE=VBE2-VBE1-I3R3=VTlnNI2I1-I3R3] （4）

式中：電流[I2]為鏡像[I1]的電流；[ΔVBE]通過電阻[R4]產生正溫度系數電流[IPTAT]。

[IPTAT=VBE2-VBE1-I3R3R4=VTlnN-I3R3R4] （5）

電阻[R5]產生負溫度系數電流[ICTAT]。

[ICTAT=VBE2R5] （6）

正溫度系數電流與負溫度系數電流相疊加得零溫度系數電流[IO]。

[IO=IPTAT+ICTAT=VTlnN-ISS×eVGATEVT×R3R4+VBE2R5] （7）

式中：[ISS]是場效應管的飽和電流；[VGATE]是MOS管的柵極電壓。

同時零溫度系數電流通過MP7、MP8組成的電流鏡復制到輸出支路與電阻[R6]，產生零溫度系數電壓[VREF]。

2.3" 曲率補償電路

傳統型帶隙基準電路通常僅采用一階溫度補償，但為了獲得更低的溫度系數，需要對二階溫度系數進行補償。本文提出一種新的補償方法，將MOS管的柵極與三極管（BJT）的基極相連形成穩定的電流源，由于三極管具有高階溫度系數，通過控制柵極電壓進而控制三極管的基極電壓，可以產生指數補償電流，流入電阻[R3]形成補償電壓。由于其柵極與基極相連，使得常規MOS管無法工作，因此采用耗盡型MOS管來代替。補償原理分析如下。

三極管的高階溫度公式如下：

[VBE=VBEO+kTqlnIBISαT+βT-T02] （8）

式中：[VBE]是基級電壓；[VBEO]是零溫度基級電壓；[k]是玻爾茲曼常數；[T]是溫度；[q]是電子電荷；[IB]是基極電流；[IS]是飽和電流；[α]是溫度線性系數；[β]是溫度二次系數；[T0]是參考溫度。

MOS管的柵極與BJT的基極相連構成的補償電流為：

[Icomp=ISS×eVGATEVT] （9）

式中：[ISS]是場效應管的飽和電流；[VT]是溫度電壓，通常為[kTq]。

根據[VGATE=VBE]，可得：

[Icomp=ISS×eVBEO+kTqlnIBISαT+βT-T02VT] （10）

電阻的二階溫度公式為：

[RT=R01+αT-T0+βT-T02] （11）

式中：[RT]是溫度為[T]時的電阻值；[R0]是參考溫度[T0]下的電阻值；[α]是電阻的溫度系數，表示電阻值隨溫度變化的一階變化率；[β]是電阻的二階溫度系數，表示電阻的溫度系數隨溫度的變化率。

將電阻的二階溫度公式進行泰勒展開：

[R3R4=R3T0R4T0K1T-T0-1×1+K2T-T0+K22T-T02] （12）

式中：[K1]為[R3]的溫度系數；[K2]為[R4]的溫度系數。

根據式（8）～式（12）得到補償后的零溫度帶隙基準輸出電壓為：

從式（13）中可以看出，通過合理設計MOS管的柵極電壓以及[R3]與[R4]的阻值，可以抵消公式中的高階非線性項，降低電路的溫漂系數。

2.4" 電路的PSRR推導

輸出基準電壓的表達式如下所示：

[VREF=VTlnN-I3R3R4+VBE2R5R6] （14）

進一步分析[VDD]對輸出的影響。對于[VDD]，設定[ΔVDD]為電源電壓的變化量，則Q1和Q2的電流變化為：

[ΔID1=ΔID2=gm1?ΔVgs1=gm1?ΔVDD] （15）

式中：[gm2]是耗盡型MOS管的等效跨導；[ΔVgs1]為耗盡型MOS管柵源電壓對電源電壓的變化量。

電流鏡的電流變化為：

[ΔImirror=（gm5+gm7）ΔVDD] （16）

負載電阻上的電壓變化為：

[ΔVREF=（gm5+gm7）ΔVDD?R6] （17）

PSRR定義為電源電壓變化對輸出電壓變化的比率。

[PSRR=ΔVDDΔVREF=1（gm5+gm7）?R6] （18）

式（18）表明，電流鏡的跨導越大，MOS管對輸入信號的影響越敏感，而負載電阻的大小也可以直接影響電路的PSRR。

3" 仿真結果分析

本文設計基于SMIC的0.18 μm BCD工藝，通過Cadence軟件中的Spectre仿真環境對電路進行了全面驗證。仿真涵蓋了瞬態啟動過程、溫度系數、電源抑制比等關鍵性能參數，仿真結果如圖4～圖6所示。

圖4展示了啟動電路的工作時間曲線。電源電壓從0 V迅速上升到5 V，通過瞬態仿真觀察輸出電壓達到穩定所需的時間。結果表明，輸出電壓在經過10 μs后趨于穩定，證明了自啟動電路的可靠性。

針對所提出的基準電路進行了溫度穩定性模擬。在電源電壓為5 V供電下，對整體電路進行靜態工作點仿真，并設置溫度范圍為-40～125 ℃。仿真結果如圖5所示，根據計算公式得出本文的溫漂系數為3.187×10-6 /℃。

交流信號仿真設置為直流大信號5 V、交流小信號0.5 V，在1 Hz～1 GHz的頻率范圍內，通過觀察輸出點的電源抑制比曲線，如圖6所示，在低頻范圍下，電路的PSRR達到-88.6 dB，在高頻范圍下仍有-50.2 dB的性能。

本文設計的無運放帶隙基準電源在性能參數上與近幾年其他文獻中的結果進行了對比，如表1所示，顯示出本文設計在低溫度系數、高電源抑制比和低功耗方面的顯著優勢。

從表1中可知，本文提出的新型無運放帶隙基準電路具有低溫度系數、高電源抑制比和低功耗的特性，可以滿足數字隔離電路等場合。

本文電路的版圖布局如圖7所示，包括啟動電路和帶隙核心電路兩部分，版圖的總面積為160 μm×183 μm。

4" 結" 語

本文提出了一種無運放帶隙基準電路，結合高階溫度補償電路及共源共柵結構，在降低基準電壓高階溫度項的同時，簡化了電路結構，提高了寬頻帶范圍下PSRR的性能。在10 Hz時，PSRR達到-88.6 dB，在1 MHz時，PSRR仍保持在-50.2 dB。此外，電路溫漂系數僅為3.187×10-6 /℃，靜態電流為3.78 μA，芯片面積僅為0.018 mm2。綜合考慮，該帶隙基準電路適用于數字隔離器等對低功耗、高精度和高PSRR有需求的應用場合。

注：本文通訊作者為張方暉。

參考文獻

[1] THAM K M， NAGARAJ K. A low supply voltage high PSRR voltage reference in CMOS process [J]. IEEE journal of solid?state circuits， 1995， 30（5）： 586?590.

[2] MEHRMANESH S， VAHIDFAR M B， ASLANZADEH H A， et al. A 1?volt high PSRR CMOS bandgap voltage reference [C]// Proceedings of the 2003 International Symposium on Circuits and Systems. New York： IEEE， 2003： 381?384.

[3] 黃國城，尹韜，朱淵明，等.一種-100 dB電源抑制比的非帶隙基準電壓源[J].電子與信息學報，2016，38（8）：2122?2128.

[4] 米磊，毛焜，聶海.一種無運放低溫系數帶隙基準源[J].成都信息工程大學學報，2017，32（1）：41?43.

[5] BEHZAD R. Design of analog CMOS integrated circuits [M]. Amsterdam： Elsevier， 2016： 523?524.

[6] 王豪，代國定，唐文海，等.一種新穎的無運放高性能帶隙基準設計[J].微電子學，2021，51（6）：799?803.

[7] 熊輝，張濤，劉勁.一種低溫漂的無運放帶隙基準電壓源[J].電子元件與材料，2023，42（6）：729?735.

[8] 曹麒，羅萍，劉凡，等.一種高PSRR的無運放帶隙基準電路[J].微電子學，2023，53（2）：227?232.

[9] WU F Q， DENG H H， YIN Y S， et al. A high PSRR bandgap reference for LED driver [C]// IEEE Information Technology， Networking， Electronic and Automation Control Conference. New York： IEEE， 2016： 742?745.

[10] 丁大勝，徐世六，王永祿，等.一種分段溫度補償BiCMOS帶隙基準源[J].微電子學，2012，42（3）：340?343.

[11] 胡成煜，顧益俊，李富華.一種低功耗帶隙基準電壓源的設計[J].電子與封裝，2017，17（2）：13?16.

[12] 馮樹，王永祿，張躍龍.一種新型無運放CMOS帶隙基準電路[J].微電子學，2012，42（3）：336?339.

[13] WANG B， LAW M K， BERMAK A. A precision CMOS voltage reference exploiting silicon bandgap narrowing effect [J]. IEEE transactions on electron devices， 2015， 62（7）： 2128?2135.

作者簡介：王" 凱（1998—），男，山西臨汾人，碩士研究生，研究方向為模擬集成電路設計。

張方暉（1966—），男，山西臨汾人，博士研究生，教授，研究方向為半導體技術。