倒裝集成電路可靠性研究

摘 要：隨著封裝技術的發展，倒裝焊技術在集成電路領域的應用日益廣泛，其可靠性問題也受到了更多的關注。本文深入探討了倒裝集成電路的結構特點、失效模式，并對關鍵工藝過程進行了系統分析。通過工藝試驗方法的研究和試驗驗證，提出了倒裝集成電路的工藝過程試驗檢驗要求，并對X射線和超聲檢測的判據進行了試驗確認。

關鍵詞：倒裝，失效判據，試驗

DOI編碼：10.3969/j.issn.1002-5944.2024.23.033

0 引 言

倒裝封裝在滿足集成電路引出端數量提升、封裝體積/重量減少和高頻性能提供等方面具備許多優勢，因此被認為是一種適用于核心高端芯片的最佳封裝解決方案。

倒裝封裝被廣泛應用于核心高端芯片，如CPU（中央處理器）、GPU（圖形處理器）、DSP（數字信號處理器）、FPGA（現場可編程門陣列）和網絡交換電路等。它為這些芯片提供了高性能、高密度和輕量化的封裝解決方案，有助于推動電子產品的創新和發展。

隨著電子系統對國產集成電路的可靠性提出更高要求，急需開展倒裝集成電路產品的可靠性評估、關鍵工藝過程控制以及失效分析等工作，但是目前缺乏相關標準及規范。

本文通過對倒裝集成電路的結構、工藝分析，通過試驗驗證，提出倒裝集成電路的工藝過程試驗檢驗要求。

1 倒裝封裝集成電路工藝和失效模式

1.1 倒裝工藝

倒裝集成電路的產品結構如圖1所示，一般由、芯片、熱沉、凸點、下填料（底部填充料）、模塑料、焊球/焊柱等幾部分組成。

倒裝集成電路的封裝工藝主要有以下七步驟。

第一步：芯片底部金屬化（或凸點下金屬化層）（UBM，under bump metallization），這一步驟是為了在芯片底部創建金屬化層，以便后續與進行互連。UBM通常使用金屬材料如銅、鎳或鈦等，用于提供電流傳導、防止錫的擴散以及增強焊接強度。

第二步：芯片上制作凸點，這一步驟主要是在芯片表面上制造凸點，用于在倒裝過程中與進行連接。有多種方式可實現，例如蒸發/濺射法、焊膏印刷-回流法、化鍍法、電鍍法、釘頭法、置球凸點法和轉移法等。

第三步：芯片和焊盤互連（倒裝芯片），這一步驟是將制作好的芯片與上的焊盤進行互連。常見的方式包括回流焊接、熱壓焊接、熱聲焊接和導電膠連接等。

第四步：底部填充，這一步驟用于填充芯片底部的空隙，以增加機械強度、提高散熱性能和保護芯片。底部填充有兩種主要方式：底部流動填充和底部不流動填充。填充材料常用的有樹脂、膠粘劑等。

第五步：片式元件安裝（適用時），將片式元件安裝到芯片或基板上，可提供為產品電源穩定性、儲能功能、信號耦合和解耦，以及抑制電磁干擾的作用。

第六步：熱沉粘接（適用時），在某些情況下，為了提高倒裝芯片的散熱性能，可以使用熱沉進行粘接。熱沉通常由金屬制成，并具有較好的導熱性能，可通過與芯片和基板接觸來有效散熱。

第七步：焊球/焊柱（適用時），通過熱壓或回流焊接的方式將焊球/焊柱連接到焊盤上。

1.2 主要失效模式

根據上述倒裝集成電路的工藝過程分析，可以梳理出倒裝集成電路常見的失效模式有以下五種。

（1）焊點熱疲勞失效：長時間以高溫工作時，焊點可能會發生熱膨脹和收縮，導致焊點材料的疲勞損傷。這可能導致焊點斷裂、電性能下降或電連接中斷。

（2）機械應力致互連撕裂失效：由于應力不均勻或溫度變化等因素，互連結構（如焊盤、凸點等）受到機械應力，可能導致互連結構的撕裂。這會導致焊盤或凸點與芯片/基板之間的連接中斷。

（3）下填料分層開裂失效：下填料在底部填充過程中可能出現分層或開裂現象，特別是在溫度循環或機械應力作用下。這會導致填充膠與芯片/基板之間的界面不穩定，影響封裝的可靠性。

（4）化學腐蝕失效：在倒裝芯片封裝過程中，存在某些環境因素可能引起化學腐蝕。這可能導致金屬材料的腐蝕破壞，進而導致焊點或互連結構失效。

（5）電遷移失效：在倒裝芯片中，由于電流通過焊點、凸點等導體結構，會引起離子遷移現象。長時間以高電流工作時，離子遷移可能導致互連結構的損壞、斷裂或短路，從而導致封裝失效。

倒裝集成電路的失效模式多種多樣，失效形式是一種或幾種共同作用的結果，失效還跟基板材料、基板及芯片尺寸，凸點材料及結構和尺寸、基板焊盤材料及其與基板粘附、底部填充料有關。

2 工藝過程檢驗方法

通過嚴格控制工藝環節并采取相應的檢測措施，可以有效地降低倒裝集成電路的失效風險并提高產品的可靠性，檢驗要求如圖2所示。

針對組裝工藝過程中可能出現的失效，需進行必要的檢驗，相關試驗主要包括：凸點共面性、凸點剪切、芯片拉脫、芯片剪切、超聲檢驗、X射線。

2.1 凸點共面性

凸點共面性是用來描述芯片上各個凸點與基準平面之間的距離，它是評估凸點一致性的重要指標。共面性越小，表示凸點之間的高度差越小，凸點的位置分布越一致，這意味著倒裝芯片的焊點連接更加可靠[1]。

如果凸點共面性過大，也就是凸點與基準平面之間的距離較大，可能會導致以下問題：

焊點無法正常焊接：共面性過大可能導致焊盤高低不平，使得焊點無法與基板焊盤正常連接，從而影響焊接質量和可靠性。

虛焊：共面性不好可能導致某些凸點處于虛弱位置，無法實現有效的焊接，從而出現虛焊問題，即焊點與基板沒有真正結合在一起。

為了評估凸點共面性，通常采用基準面法或最小二乘法：

基準面法：通過在基準平面上選擇多個基準點，并測量各凸點到這些基準點的垂直距離來計算凸點共面性。這種方法需要確定一個可靠的基準平面，并且需要高精度的測量設備。

最小二乘法：通過采集大量的凸點高度數據，并利用最小二乘法擬合出一個最佳平面，然后計算凸點到該平面的垂直距離。這種方法可以對多個凸點進行統一分析，更加全面。

通過評估凸點共面性，可以及早發現凸點位置偏移或不一致的問題，并優化倒裝芯片的設計和制造過程，以提高焊接質量和倒裝芯片的可靠性。

2.2 凸點剪切

凸點剪切力是用來評估倒裝芯片凸點的制備質量和抗剪切能力的指標。它描述了應用在凸點上的力所產生的剪切應力。確保凸點剪切力滿足最小剪切力要求可以提高倒裝芯片的可靠性。

最小剪切力是指倒裝芯片中每個凸點所需的最小剪切力量。如果凸點的剪切力低于最小剪切力要求，可能導致以下問題：

（1）凸點脫落：凸點在工作過程中受到外部力的作用，如果剪切力不足以保持凸點與基板之間的牢固連接，就會出現凸點脫離的情況，從而導致焊點失效或設備故障。

（2）電遷移：凸點之間的電流通過焊點流動，如果凸點的剪切力不足以提供足夠的電流通道，就會導致電遷移現象，從而影響芯片的電性能和可靠性。

2.3 芯片拉脫或芯片剪切

倒裝芯片后焊點位于芯片和基板之間，內部焊點不能通過光學顯微鏡直接觀察到，所以倒裝芯片焊接缺陷檢查成為倒裝芯片工藝質量控制的關鍵難點之一。為了保障倒裝芯片的焊接質量，可以采用剪切或拉脫測試來評估芯片與基板之間的抗剪切/拉脫強度或底部填充工藝質量。

剪切測試是一種常用的手段，通過施加垂直于芯片表面的剪切力來檢驗焊點的強度。該測試方法需要使用專用設備，將倒裝芯片置于夾具中，然后施加適當的剪切力來模擬芯片在使用條件下的受力情況。通過測量施加到芯片上的剪切力和導致焊點剪切斷裂的最大力值，可以評估焊點的抗剪切強度。如果焊點強度不足，剪切測試可能導致焊點斷裂，暴露出焊接質量問題。

拉脫測試則是通過施加垂直于芯片表面的拉力來檢驗焊點的強度。該測試方法同樣需要專用設備，倒裝芯片被夾持在上下兩個夾具之間，然后施加逐漸增加的拉力。通過測量導致焊點斷裂的最大拉力值，可以評估焊點的抗拉脫強度。如果焊點強度不足，拉脫測試可能導致焊點斷裂，暴露出焊接質量問題。

2.4 X射線

倒裝芯片后焊點位于芯片和基板之間，內部焊點不能通過光學顯微鏡直接觀察到，為了保障倒裝芯片接質量，通過使用X射線檢測設備，可以對倒裝芯片進行非破壞性檢測。X射線能夠穿透芯片和基板，通過對射線的散射和吸收情況進行分析，可以探測到焊點的結構和缺陷。X射線檢查可以幫助發現焊點周圍是否存在空洞、畸變、偏移等問題，從而評估焊接質量并進行相應的調整和改進[2]。

芯片與基板的臨時對位，需要對裝片機的裝片速度、裝片力的大小、芯片對中過程的控制等，最后將芯片貼在對應的涂有助焊劑的基板焊盤上。芯片與基板的貼裝將直接影響凸點與焊盤的回流焊過程，因此需要開發合適的工藝參數，控制合適的偏移量，確保最終凸點焊接的質量與可靠性，如圖3所示。

倒裝焊后焊點位于芯片和基板之間，內部焊點不能通過光學顯微鏡直接觀察到，所以倒裝焊焊接缺陷檢查成為倒裝焊工藝質量控制的關鍵難點之一。為保障倒裝焊焊接質量，通過X射線檢查倒裝焊點偏移、橋連及焊點空洞等缺陷。

針對倒裝焊點偏移量、空洞缺陷，對樣品進行相關試驗，分析其對焊接質量的影響。抽取空洞和偏移的電路，按照-65～150℃循環1500次的條件進行溫度循環試驗。結果帶空洞電路于1000次循環開始發生失效，未產生空洞電路未失效。失效位置為偏移過大或有空洞的焊點。

為確定焊點空洞的判據，選取不同總空洞面積電路各20只進行上述溫度循環試驗，具體試驗條件及結果如表1所示。

由結果可知當總空洞率大于20%時電路出現失效，并隨著空洞率增大，失效數量也隨之增多。

同針對單個空洞進行上述溫度循環試驗，具體試驗條件及結果如表2所示，由結果可見，單個空洞大于10%電路出現失效。

針對焊點偏移尺寸進行上述溫度循環試驗，具體試驗條件及結果如表3所示，由結果可見當偏移大于1/2焊盤直徑時出現失效。

根據上述試驗，總結得出X射線的試驗判據標準如下：

（a）單個焊點的最大空洞直徑大于焊點直徑的10%；

（b）空洞面積大于焊點橫截面最大面積的20%；

（c）器件上焊點總的空洞面積大于焊點截面總面積的10%;

（d）出現橋連、多球、少球等焊接缺陷；

（e）焊點出現偏移且偏移量大于焊點直徑的1/2。

2.5 超聲檢測

底部填充工藝主要利用液體的毛細作用使底部填充材料流到芯片底部，并在一定溫度下固化形成對封裝的保護。通過底部填充增加了封裝的機械強度，在溫度發生變化時部分吸收由于熱膨脹系數的不匹配產生的應力和形變，從而提高倒裝芯片的可靠性。底部填充流動性不好會發生填充不完全，導致填充層空洞的形成從而引發可靠性問題，如果空洞在焊點周圍存在會形成局部應力集中導致焊點早期失效。

底部填充可增加封裝的機械強度，并緩解由于芯片與基板熱膨脹系數不匹配產生的應力和形變，從而提高封裝的可靠性[3]。底部填充過程中，如果流動性不好會發生填充不完全，從而出現空洞和分層，引發質量與可靠性問題。為了檢測底部填充過程中潛在的界面分層缺陷，超聲掃描是一種非常有用的方法。超聲掃描利用超聲波在材料中傳播的特性，通過對聲波的反射、折射和散射等數據進行分析，可以檢測出填充材料中的內在界面分層缺陷。通過超聲掃描，可以評估填充材料的均勻性和完整性，發現可能存在的空洞、分層或其他缺陷，并及時采取措施進行修正。

針對底部填充容易產生的缺陷類型及缺陷尺寸，采用樣品進行相關試驗，分析各類缺陷對底部填充質量影響。

針對尺寸為22 mm×20 mm、間隙為80～90 um的芯片進行底部填充。填充后空洞如圖4所示。

抽取有空洞電路及未產生空洞樣品，按照-65～150℃循環2000次的條件進行溫度循環試驗。結果帶空洞的樣品于1000次循環失效，未產生空洞樣品未失效。失效位置為空洞處焊點，對失效焊點進行分析發現焊點開裂。經分析認為該處由于沒有填充膠保護，由熱膨脹系數的不匹配產生的應力和形變致使該處較其他位置先失效。

為確定底部填充空洞判據，選取總空洞率不同樣品各20只進行上述溫度循環試驗，具體超掃結果結果如圖6所示。經試驗，當總空洞率大于20%時電路出現失效，并隨著空洞率增大，失效數量也隨之增多。其中發現當空洞于某一區域聚集時，電路失效較明顯。為驗證該情況具有普適性，選取其他倒裝封裝電路進行相同的驗證試驗。

針對缺陷位置進行了相關試驗，首先針對拐角空洞與非拐角空洞添加對比試驗，圖7、圖8為拐角空洞超掃圖。經試驗驗證，當拐角空洞大于5%，單個空洞大于10%電路出現失效，并隨著空洞率的增大，失效數量隨之增多。

根據上述試驗，總結得出超聲檢測的試驗判據標準如下：

（a）底部填充區多個空洞總和超過應該具有的總底部填充區的 20%；

（b）超過總填充區10%的單個空洞，或超過總底部填充區5%的單個拐角空洞；

（c）當用平分方法把圖像分成四個面積相等的象限時，任一象限中的空洞超過該象限預計的填充區面積的30%。

3 結 語

本文對倒裝集成電路工藝過程、失效模式和檢測方法進行了系統研究，并基于試驗數據分析，確立了X射線、超聲掃描在檢查焊點空洞、焊點偏移等關鍵參數的判據標準，這些試驗判據標準可以為行業提供參考依據，有助于提高倒裝集成電路產品質量的一致性和可靠性。

參考文獻

[1]呂曉瑞，林鵬榮，劉建松，等.倒裝焊封裝工藝缺陷及檢測方法研究[J].信息技術與標準化，2021（7）：16-20.

[2]王爽.三維X射線檢測技術在倒裝焊器件中的應用[J].電子測試，2018（24）：31-33.

[3]陳志健，高娜燕，羅佳明.倒裝工藝中底部填充膠孔洞的分析與改善[J].電子產品可靠性與環境試驗，2020，38（4）：94-97.

作者簡介

李錕，本科，高級工程師，研究方向為半導體集成電路領域標準化。

（責任編輯：張瑞洋）