智能座艙域控制器FPD?Link Ⅲ檢測系統設計

摘" 要： 隨著汽車電子技術的進步，FPD?Link Ⅲ作為高速串行視頻傳輸接口，正廣泛應用于智能座艙系統。為對其進行檢測，提出一套基于DS90UB948解串芯片的FPD?Link Ⅲ視頻處理方案。系統采用ZYNQ作為處理核心，對解串芯片輸出的并行信號進行圖像壓縮拼接和輸出，輸出的拼接視頻流用于實時顯示。采集的單路圖像用于質量檢測，通過圖像相似度算法進行定量分析。實驗結果表明：系統可正確接收、處理三路FPD?Link Ⅲ視頻流，拼接圖像連貫流暢，采集圖像清晰；并且SSIM圖像相似度算法可準確定位異常通路，滿足了FPD?Link Ⅲ的質量驗證要求，為構建高階智能駕駛仿真測試平臺的圖像采集與傳輸提供了技術支持與保障。

關鍵詞： FPD?Link Ⅲ； 智能座艙； 座艙域控制器； 視頻壓縮； 視頻拼接； SSIM

中圖分類號： TN919?34； TP274" " " " " " " " " "文獻標識碼： A" " " " " " " " " " " 文章編號： 1004?373X（2025）02?0021?08

Design of intelligent cockpit domain controller FPD?Link Ⅲ detection system

WU Bin1， ZHENG Yongjun1， WANG Xueying1， GUO Bin1， 2

（1. College of Metrology amp; Measurement Engineering， China Jiliang University， Hangzhou 310018， China;

2. Wolei Intelligent Technology Co.， Ltd.， Hangzhou 310018， China）

Abstract： With the progression of automotive electronic technology， FPD?Link Ⅲ， as a high?speed serial video transmission interface， is extensively employed in intelligent cockpit systems. In order to conduct its examination， a FPD?Link Ⅲ video processing solution based on the DS90UB948 unstring chip is proposed. In this system， ZYNQ is used as the processing unit to compress， splice， and output the parallel signals output by the unstring chip. The output splice video stream is used for real?time display. The collected single image is used for quality detection， and the image similarity algorithm is used for the quantitative analysis. The experimental results show that the system can receive and process three channels of FPD?Link Ⅲ video streams correctly， providing coherent and smooth spliced images along with clear captured images. The SSIM image similarity algorithm can accurately locate abnormal paths， meet the quality verification requirements of FPD?Link Ⅲ， and provide technical support and guarantee for image acquisition and transmission of the construction of high?level intelligent driving simulation test platform.

Keywords： FPD?Link Ⅲ; intelligent cockpit; cockpit domain controller; video compression; video stitching; SSIM

0" 引" 言

隨著汽車電子技術的不斷進步，汽車行業正迎來一場巨大的變革。汽車已經從簡單的機械交通工具變成復雜的移動平臺，現代汽車智能座艙中液晶顯示器、車載娛樂系統及駕駛信息顯示屏不斷增多，為駕駛員和乘客提供了豐富的信息和娛樂方式[1?3]，但也對視頻傳輸帶來了巨大的挑戰。

傳統的視頻傳輸接口有USB、MIPI、Camera Link等。其中USB傳輸帶寬低，難以滿足高清視頻傳輸需求；MIPI傳輸距離有限，對電磁干擾較為敏感；Camera Link雖提供了高帶寬，但是抗干擾性差、成本較高，難以用于工業量產[4?5]。相比之下，FPD?Link接口集高帶寬、抗干擾性以及成本效益于一身。發展到第三代的FPD?Link Ⅲ芯片組滿足AEC?Q100汽車可靠性標準和ISO?10605電磁兼容性標準，為車載攝像系統、顯示器面板等圖像傳輸[6?8]提供了解決方案，其應用領域還擴展至醫療、航空工程的圖像傳輸[9?10]，得到了這些行業的高度認可。盡管FPD?Link Ⅲ在視頻傳輸領域展現了巨大的潛力，但現有研究主要集中于視頻傳輸、重構與顯示[11]等方面，對于FPD?Link Ⅲ的檢測仍處于空白階段。在現有文獻中，缺乏針對這方面的全面檢測方案，工業上往往依賴人工進行視頻流暢性和眼圖完整性判斷，但這種方式不僅效率低下，且缺乏統一的檢驗方法，容易受到主觀判斷影響，導致檢測結果不穩定。因此，研究一種對汽車域控制器FPD?Link Ⅲ接口可靠性的高效測試方案勢在必行。

本文就某公司的智能座艙域控制器，提出了一種基于ZYNQ 7000與DS90UB948的三路FPD?Link Ⅲ的檢測系統。該系統通過HDMI進行三路視頻拼接顯示，并采用以太網進行視頻圖像采集，最后使用圖像相似度比對來完成FPD?Link Ⅲ功能性測試。

1" FPD?Link介紹及系統整體設計

FPD?Link Ⅲ是由TI公司研發的一種點到點高速串行視頻接口標準，可實現多通道無損視頻傳輸。它通過雙絞線或同軸線纜進行低壓差分傳輸以抑制共模噪聲，來獲得更遠的傳輸距離。根據FPD?Link Ⅲ傳輸協議，其線纜上主要傳輸電力和圖像數據、時鐘、狀態與控制信息。FPD?Link通過時分復用技術完成線纜上的正反通道疊加，正向通道使用8b/10b編碼進行高速視頻數據和部分控制信息的傳輸，反向通道進行低速狀態和控制信息傳輸。接收端IC集成解串器進行串/并轉換、時序恢復等操作。圖1為FPD?Link Ⅲ的典型應用。

某公司提供的智能座艙域控制器有多種接口，涵蓋了圖像與顯示、感知與檢測、導航與通信等功能。其儀表屏、中控屏、下控屏均采用FPD?Link Ⅲ接口輸出1 920×720、30 Hz的視頻。為了高效檢測這三路輸出，所設計的整體測試結構如圖2所示，將智能座艙域控制器置于高溫箱模擬實車工作環境。板卡同時接收、處理三路FPD?Link Ⅲ視頻，拼接視頻流通過HDMI接口傳輸至顯示器，以方便測試人員實時觀測多路信號；板卡同時通過網絡模塊發送單路視頻圖像至上位機進行接收采集，接著通過數據處理模塊完成對采集圖像的自動檢測和判斷。

2" 系統硬件設計

為了對智能座艙域控制器FPD?Link Ⅲ信號進行解串、處理和輸出，設計板卡的總體結構，見圖3。為了模塊化設計與標準化設計，板卡主要由視頻板卡底板與搭載的核心處理板構成。智能座艙域控制器輸出的三路FPD?Link Ⅲ信號經過3顆解串芯片，得到FPD?Link Open LDI格式的LVDS信號。ZYNQ對3組LVDS信號進行處理，并用雙通道DDR3進行緩存，同時還負責外圍設備的通信與配置。最后圖像通過HDMI和LAN進行輸出。

2.1" FPD?Link Ⅲ解碼設計

作為TI公司開發的高速串行視頻接口協議，解碼模塊采用專用的DS90UB948芯片完成FPD?Link Ⅲ至并行的FPD?Link Open LDI的LVDS接口轉換設計，以確保最佳性能與兼容性。該芯片支持最高192 MHz像素時鐘頻率，并能實現2K分辨率的視頻處理，自動時鐘對齊和補償功能簡化了系統設計并提高了信號的穩定性。以芯片手冊為指導并結合實際應用，設計的DS90UB948芯片部分原理圖如圖4所示。

在設計中，PDB引腳被設置為高電平以使能芯片。由于FPD?Link Ⅲ信號源與芯片間存在電位差，因此芯片輸入端RIN0±和RIN1±需串聯33 nF的AC耦合電容以提供直流隔離。采用分壓電阻將MODE_SEL0設置在0.757 V，并將MODE_SEL1接地使芯片工作在STP輸入、單路OLDI輸出模式下。為區分3顆解串芯片，分別將IDx引腳電壓設置成0 V、0.559 V、0.757 V，以設定初始I2C地址。為了增強信號的完整性并減少傳輸過程中的信號衰減，每對差分數據與時鐘信號都通過100 Ω的終端匹配電阻以實現阻抗一致。最后通過引出LOCK信號顯示內部時鐘數據，恢復電路工作狀態。

2.2" 其余模塊與整體圖

為適配機柜統一的DC 24 V電源，本文采用分級降壓獲取各芯片所需供電。第一級采用LMR33630芯片將24 V降至5 V，第二級采用TPS563201芯片將5 V降至3.3 V、1.8 V和1.2 V。分級降壓設計不僅確保了轉換效率，還有利于后期進行故障排查。網絡傳輸模塊采用RTL8211芯片，其支持千兆以太網通信和嵌入式自診斷。

RTL8211芯片采用25 MHz晶振為時鐘參考，并通過RGMII接口連接ZYNQ，同時通過MDI差分對連接網絡變壓器。

在對外圍的指示燈模塊、JTAG、電平轉換模塊等進行設計布局之后，為了適配機柜的槽位尺寸，視頻板卡整體設計如圖5所示。

板卡左側為三路FPD?Link Ⅲ接口，中間部分采用2個100 PIN與1個60 PIN基板連接器與核心處理板相連；右側通過2個接插器接至外部電源，輸出至外部的RJ 45網口與HDMI接口。板卡采用四層板設計，分區建立功率地和電源地鋪銅區域，以降低不同地線間的電磁干擾。螺絲孔位與板卡EARTH網絡相連以保持接地。

3" 系統軟件設計

ZYNQ?7000系列融合了FPGA和ARM，內部分別有PL和PS模塊，可發揮各部分優勢來完成軟件層面的設計。圖6為本次程序結構框圖，主要由LVDS to RGB、DMA_WR、DMA_RD、視頻模塊構成。輸入的D0～D3差分數據與差分時鐘LVDS信號通過LVDS to RGB模塊得到像素數據及時鐘、使能標志信號。數據通過由FIFO封裝的DMA_WR和DMA_RD模塊，經片內AXI4總線訪問掛載在PS端的DDR3進行緩存。PL同時將單幀視頻圖像存入BRAM內。PS端使用AXI4協議同步讀取位于BRAM內的視頻圖像數據，通過RGMⅡ協議發送至RTL8211FD，完成以太網的傳輸。PL端對DDR3緩存的數據進行處理拼接后，配合HDMI的時序驅動與顯示程序，完成HDMI的圖像輸出。

3.1" LVDS to RGB模塊

在解串芯片配置條件下，FPD?Link Ⅲ的解串時序圖如圖7所示。輸入ZYNQ的差分時鐘遵循4∶3的占空比，每一幀包含了28像素時鐘及RGB888像素數據與行場同步、使能信號。每一幀都從2個像素時鐘的高電平開始，并包含之后的3個像素時鐘低電平，以下一幀2個高電平結束。

LVDS to RGB模塊設計在遵循賽靈思官方文檔XAPP585的基礎上，通過參數調整和時序優化以保證處理FPD?Link Ⅲ視頻流的高穩定性和低延遲。該模塊的程序框圖如圖8所示，使用IBUFGDS和IBUFDS模塊作為輸入緩沖器，將差分信號轉換為單端信號。其中一路單端時鐘數據用于MMCM，生成包括ISERDES采樣時鐘和像素時鐘等時鐘；剩余單端時鐘和單端數據通過IDELAYE2模塊完成時序校準后，通過ISERDESE2模塊變成并行4位數據。受限于架構，ISERDESE2模塊只能完成1∶2、1∶4的轉換，而本設計需要4∶7的非標轉換，所以需通過Gearbox模塊完成4∶7的速率轉換，最終恢復出4通道共28位的數據。按圖7時序圖對其進行提取組合即可得到RGB數據和行場同步、使能信號。

3.2" DMA讀寫模塊

由于DDR3掛載在PS端，因此PL端需通過AXI4?DMA（Direct Memory Access）進行內存數據的訪問[12]，利用DMA高效、低延遲的傳輸能力，完成高帶寬FPD?Link Ⅲ數據的實時讀寫。因為讀寫模塊邏輯近乎鏡像，主要介紹DMA_WR模塊。該模塊主要由DMA PS端配置、DMA讀信號、DMA控制信號和DMA FIFO信號構成，通過異步FIFO完成跨時鐘域的數據傳輸。來自LVDS to RGB的RGB888數據以pixel_clk為時鐘參考存入FIFO，以PS端的ui_clk為參考進行數據讀取。該模塊使用異步FIFO配合DMA寫狀態機完成數據的突發寫。為了傳輸一幀1 920×1 080的圖像，每個像素數據為4 B，需傳輸8 294 400 B數據，以128位寬的DMA來傳輸，總突發長度為518 400。為了減少數據丟失風險，在DDR內設立8個緩沖區，每一個緩沖區存放一幀視頻圖像，因此DDR內每一路FPD?Link Ⅲ視頻圖像存儲必須單獨留出至少'h3F4_8000空間。在對DMA突發長度進行定義之后，DMA各參數配置如表1所示。

在異步FIFO完成對跨時鐘域的數據緩存后，還需通過狀態機將數據發送至端口。如圖9所示，DMA寫狀態機抓取LVDS to RGB模塊輸出的行同步上升沿作為開始信號，經一段時間的等待完成FIFO的復位，待FIFO正常工作之后，拉高dma_wr_en信號，寫狀態機從空閑S0進入DMA突發寫判斷S1狀態。首先使用突發次數計數器來判斷是否為最后一次讀寫，以確定本次突發寫數據個數，同時輸出緩沖區計數器值以確定當次寫地址；接著采用FIFO讀數據計數器來判斷是否夠一次突發傳輸，若外部DMA同處于空閑狀態，便可進行DMA突發寫請求，并跳轉至DMA寫請求狀態機S2。待外部DMA忙碌時，狀態機跳轉至S3寫等待狀態。當外部DMA寫響應完成時，重新跳轉至突發寫判斷S1狀態，開始新一輪的寫入。

3.3" 視頻模塊

智能座艙域控制器單路FPD?Link Ⅲ為1 920×720、30 Hz視頻輸出。為將三路視頻同時顯示在1 920×1 080分辨率的顯示器上，需進行視頻的壓縮和拼接。

在頂層模組配置中，DMA_RD模塊異步FIFO讀位寬為64，圖像拼接模塊像素數據位寬為32。由于位寬不匹配，DMA_RD模塊每次讀出的兩個32位像素點數據，在傳入圖像拼接模塊高位都會被舍棄。通過間隔一位丟棄一個像素，完成了單幅圖像像素總數的對半壓縮，宏觀上即為1 920×1 080至1 920×540的畫幅轉變。視頻拼接模塊使用HDMIDRIVE模塊生成的像素坐標信號pixel_x、pixel_y，將顯示區域按田字格均勻劃分成4個區域。視頻拼接模塊框圖如圖10所示，當像素坐標處于某區域時，將該路壓縮完的像素數據賦值給HDMI_RGB；當像素坐標處于該區域之外時，該路像素數據被舍棄，HDMI_RGB由對應路像素數據替代。通過區域劃分并選擇輸出，完成了1 920×540至960×540的畫幅轉變，使得1 080P顯示器能同時顯示三路FPD?Link Ⅲ視頻流。

若三路DMA_RD中的FIFO只按LVDS to RGB模塊的RGB像素鎖定信號來讀取，會因同時讀取速度過快而出現像素錯位、畫面撕裂的問題，所以需定義使能信號分別控制各路FIFO讀取使能。當像素行場坐標處于上半幅位置時，只有通道1、2的FIFO讀取；當顯示到下半幅圖像時，通道3的FIFO才能進行讀取。這樣設計不僅確保了時序無誤，還配合高效的間隔像素丟棄壓縮策略，確保了圖像的連續和完整。簡潔的模塊設計不僅提高了系統運行穩定性，還使其更易調試與優化。最終視頻拼接模塊輸出的HDMI_RGB配合HDMI驅動與顯示模塊，完成壓縮視頻圖像的輸出。

4" 測試結果與分析

為了對軟件關鍵模塊的正確性進行評估，采用Testbench進行波形仿真，并通過ILA探針進行信號抓取驗證，得到的波形如圖11所示。

對于LVDS to RGB模塊，Testbench模擬了解串芯片輸出的89 MHz差分時鐘與623 MHz數據信號輸入。該模塊能正確恢復出與原頻率相同的rgb_clk。像素數據與使能信號經9個rgb_clk周期處理后同步輸出。對于DMA_WR模塊，當DMA空閑且FIFO內部數據個數超過一次突發傳輸個數，狀態機進行跳轉進入寫模式，DMA進入忙碌狀態。FIFO內部數據逐漸減少至一次突發傳輸完成后，DMA重回空閑狀態并開始等待下一次傳輸。

系統關鍵模塊測試無誤后，實物測試平臺搭建如圖12a）所示。智能座艙域控制器通過FPD?Link Ⅲ線纜連接至測試板卡，經板卡處理的數據分別通過HDMI和以太網傳輸至顯示器和上位機。三路拼接圖像如圖12b）所示，上位機單通道采集圖像如圖12c）所示。從檢測結果來看，系統可正確接收處理三路FPD?Link Ⅲ視頻流。顯示器上拼接的1 080P視頻顯示流暢，畫面無撕裂；上位機能快速切換、顯示并采集各路未壓縮的視頻圖像，以進行FPD?Link Ⅲ質量檢測。由于工業現場需對多個域控制器進行同時自動化檢測，而采用人力進行逐路檢測效率低下、易產生主觀偏差，因此在FPD?Link Ⅲ自動化測試中，采用SSIM算法實現圖像相似度檢測。其相似度檢測函數如下：

[SSIM（x，y）=l（x，y）α?c（x，y）β?s（x，y）γ] （1）

[l（x，y）=2μxμy+C1μ2x+μ2y+C1] （2）

[c（x，y）=2σxσy+C2σ2x+σ2y+C2] （3）

[s（x，y）=σxy+C3σxσy+C3] （4）

式中：[l（x，y）]為亮度比較；[c（x，y）]為對比度比較；[s（x，y）]為結構比較；通過三個不同的權重系數[α、β、γ]完成整體的SSIM指數評定。相較于其他算法，SSIM不僅考慮像素值差異，還充分考慮了亮度、對比度和結構三個方面的信息，使其更加接近人類感知[13]。SSIM值映射至主觀意見評分MOS如表2所示[14]。

智能座艙域控制器FPD?Link Ⅲ輸出的儀表圖像只有時鐘顯示區域發生變化，通過區域分割，將采集圖像劃分為時鐘變化動態區域和靜止圖像區域。動態區域變化的總時間像素點約為35 000個，將周圍像素值代入時間像素點，得到SSIM值約為0.956。

由此并結合表2給出：測試圖像的SSIM評價標準為靜態區域≥0.99，動態區域gt;0.956。與此同時，對動態區域變化時鐘進行OCR提取識別，若提取字符也符合YYYY?MM?DD HH?MM?SS時間格式，則輸出pass以示測試通過。

部分測試數據如表3所示。

對測試記錄進行檢查，發現一路盡管時間識別正確，但靜態與動態區域SSIM值均顯著偏小，檢查如圖13所示的通道采集圖像，發現有條狀缺陷。結合自動化檢測報警機制，測試人員只需查看報警信息，即可快速從多個被測產品中定位異常通路并進行故障排查，大大提高了檢測與故障響應效率。lt;E：＼未做件＼現代電子技術202502＼Image＼22T12.tifgt;

5" 結" 語

相較于傳統視頻接口，FPD?Link Ⅲ因其高速率、差分傳輸與串行編碼等特點，目前尚無成熟的檢測方案。本文設計系統借助ZYNQ強大的并行處理能力與定制化優勢，高效完成多路智能座艙域控制器FPD?Link Ⅲ信號的接收與恢復。本文通過時間格式比對和設置，以0.956與0.99為SSIM相似度閾值，給出了圖像質量評價方案，其相較于其他算法更加貼近人眼主觀感受，最終實現了對FPD?Link Ⅲ信號質量與完整性的自動化檢測與判斷。該系統現已在某汽車制造有限公司正式投入使用，實踐應用表明其能完成預期測試目標，填補了FPD?Link Ⅲ檢測領域的空白。此外，智能座艙域控制器還集成了CAN、USB、以太網等接口，未來可進一步整合這些接口的檢測，積極推動高階智能駕駛仿真測試發展，建設更加全面、高效的檢測平臺。

注：本文通訊作者為鄭永軍。

參考文獻

[1] 郁淑聰，孟健，郝斌.基于駕駛員的智能座艙人機工效測評研究[J].汽車工程，2022，44（1）：36?43.

[2] 劉堯，李亞楠.智能座艙多模態交互技術發展現狀及趨勢[J].汽車實用技術，2023，48（1）：182?187.

[3] 杜曾宇，黃曉延，蒙錦珊.智能座艙的關鍵技術[J].時代汽車，2021（5）：143?144.

[4] 張赫，李剛，張葉.手機攝像頭MIPI?PHY的FPGA實現與顯示[J].液晶與顯示，2014，29（4）：553?558.

[5] 賈建祿，王建立，郭爽，等.基于Camera Link的高速圖像采集處理器[J].液晶與顯示，2010，25（6）：914?918.

[6] HUO H Y， MEI Z Y. Research on the coding of vehicle camera system [C]// 2020 5th International Conference on Mechanical， Control and Computer Engineering （ICMCCE）. Harbin： IEEE， 2020： 660?663.

[7] KER M D， WU C H. Design on LVDS receiver with new delay?selecting technique for UXGA flat panel display applications [C]// 2006 IEEE International Symposium on Circuits and Systems （ISCAS）. Kos， Greece： IEEE， 2006： 4.

[8] 張平，李磊，平新建.基于域控制器的硬件架構及FPD?Link Ⅲ關鍵技術研究[J].上海汽車，2021（10）：37?42.

[9] 邱永華.一種基于醫療硬管內窺鏡高清圖像采集方案的設計[J].電子技術，2018，47（2）：53?54.

[10] 白書堯，何貽珺，王若塵.多制式視頻轉換切換顯示模塊設計[J].信息技術與信息化，2023（2）：168?171.

[11] 徐曉明，趙清瀟，趙憲臣.采用FPD?Link Ⅲ技術實現數字視頻信號遠傳設計[J].電子設計工程，2016，24（22）：138?141.

[12] 譚景甲，何樂生，王俊，等.基于Zedboard平臺AXI DMA數據傳輸與顯示的設計[J].電視技術，2018，42（6）：41?45.

[13] 吳蘭，范晉卿，文成林.道路交通模糊圖像多尺度清晰化復原方法研究[J].現代電子技術，2022，45（9）：21?28.

[14] ZANFORLIN M， MUNARETTO D， ZANELLA A， et al. SSIM?based video admission control and resource allocation algorithms [C]// 2014 12th International Symposium on Modeling and Optimization in Mobile， Ad Hoc， and Wireless Networks （WiOpt）. Hammamet， Tunisia： IEEE， 2014： 656?661.