基于FPGA 光柵數(shù)據(jù)采集卡設(shè)計研究

摘要：為保證轉(zhuǎn)動慣量測量精確度，該文應(yīng)用FPGA芯片，運用VerilogHDL編程語言，設(shè)計一種新型、先進的光柵數(shù)據(jù)采集卡系統(tǒng)。首先，在完成系統(tǒng)總體結(jié)構(gòu)設(shè)計的基礎(chǔ)上，分別設(shè)計光柵信號預(yù)處理電路、FIFO數(shù)據(jù)緩存電路、FPGA功能電路等多個電路。其次，在完成系統(tǒng)制作調(diào)試的基礎(chǔ)上，對該系統(tǒng)光柵信號進行等距、等時實驗。結(jié)果表明，該文所設(shè)計的基于FPGA光柵數(shù)據(jù)采集卡具有精確度高、穩(wěn)定性高、響應(yīng)速度快、等距與等時采樣功能穩(wěn)定正常，保證了光柵數(shù)據(jù)完整性和安全性，符合安全可靠的設(shè)計標準，本研究可以為后期轉(zhuǎn)動慣量精確化測量提供重要的系統(tǒng)支持。

關(guān)鍵詞：FPGA芯片；光柵傳感器；轉(zhuǎn)動慣量；數(shù)據(jù)采集卡

中圖分類號：TP311 文獻標識碼：A

文章編號：1009-3044（2025）01-0108-03 開放科學(xué)（資源服務(wù)） 標識碼（OSID） ：

0 引言

光柵傳感器作為一種新型傳感器，是基于莫爾條紋測量原理研發(fā)而成的。運用此傳感器，不僅可以提高測量的精確度，還能獲得良好的響應(yīng)速度和抗干擾性能。光柵數(shù)據(jù)采集卡作為連接控制系統(tǒng)與光柵傳感器的重要媒介，發(fā)揮著至關(guān)重要的作用[1]。然而，傳統(tǒng)的光柵數(shù)據(jù)采集卡存在分散元件使用量大、穩(wěn)定性低、安全性差等問題。為此，本文應(yīng)用FPGA技術(shù)，設(shè)計了一種新型、先進的光柵數(shù)據(jù)采集卡系統(tǒng)。該系統(tǒng)主要采用光柵尺位移傳感器，能夠?qū)崿F(xiàn)對轉(zhuǎn)動慣量等被測物體的高精度、高穩(wěn)定性、高安全性的測量，滿足相關(guān)企業(yè)對于精確化測量的需求[2]。

1 數(shù)據(jù)采集卡系統(tǒng)總體結(jié)構(gòu)設(shè)計

為確保光柵時間和間距控制的效果，本文設(shè)計的基于FPGA的光柵數(shù)據(jù)采集卡主要包含以下幾個組成部分：光柵信號接收模塊、現(xiàn)場可編程門陣列（FieldProgrammable Gate Array，F(xiàn)PGA） 模塊、外設(shè)部件互連標準（Peripheral Component Interconnect，PCI） 總線接口模塊、先進先出（First In First Out，F(xiàn)IFO） 數(shù)據(jù)緩存模塊。

1.1 光柵信號接收模塊

光柵信號接收模塊的設(shè)計目的是通過差分處理的方式，將四路方波信號劃分為兩路正交方波信號。在設(shè)計該模塊時，本文選用了50線/mm的雷尼紹光柵尺和MC3486芯片。該芯片具有抗干擾性強、成本低、安全性高等優(yōu)勢，能夠?qū)崿F(xiàn)科學(xué)的差分處理四路信號的目的[3]。

1.2 FPGA 模塊

在整個數(shù)據(jù)采集卡的設(shè)計中，主要選用了FPGA芯片來對光柵信號進行差分和計數(shù)。這確保了本系統(tǒng)具有光柵信號相同時間控制功能、相同間距控制功能以及通信控制功能，為后期光柵信號數(shù)據(jù)的精確化采集打下了堅實的基礎(chǔ)。FPGA模塊器件中，除了靜態(tài)存儲器外，還包含了可編程單元、邏輯單元陣列等多個組件[4]。其中，邏輯單元陣列模塊的應(yīng)用可以實現(xiàn)對系統(tǒng)運行狀態(tài)的科學(xué)設(shè)置。此外，在FPGA模塊中，輸入輸出模塊與引腳進行了有效的連接，并嚴格按照相關(guān)標準和要求，科學(xué)地設(shè)置了輸入或輸出端的相關(guān)參數(shù)。同時，還新增和設(shè)置了適量的存儲電路，并結(jié)合系統(tǒng)的實際應(yīng)用需求，設(shè)計了相應(yīng)的組合邏輯電路。為保證各個邏輯電路的連接穩(wěn)定性，還將金屬線、開關(guān)矩陣等單元配置于整個布線區(qū)內(nèi)。FPGA模塊具有引腳連接簡單合理、開發(fā)成本低、開發(fā)靈活高效、兼容性好等優(yōu)點[5]。

1.3 PCI 總線接口模塊

本系統(tǒng)在運行過程中，可以調(diào)用上位機對接口數(shù)據(jù)進行高速率讀取和存儲，并采用總線形式設(shè)置PCI 總線接口。該接口時鐘頻率、寬度、傳輸速度分別為33MHz、32bit、264MB/s。PCI總線可兼容PC機以及多個外圍設(shè)備，最大傳輸速率可以達到264MB/s，表現(xiàn)出較高的傳輸性能。因此，本文系統(tǒng)在具體設(shè)計時，為降低開發(fā)成本，提高開發(fā)效率，優(yōu)先選用PCI 協(xié)議芯片。

1.4 FIFO 數(shù)據(jù)緩存模塊

為提高本系統(tǒng)的數(shù)據(jù)采集速率，在設(shè)計時主要選用了IDT7206芯片來設(shè)計和實現(xiàn)FIFO數(shù)據(jù)緩存模塊。通過對IDT7206芯片的深度和寬度進行拓展，可以獲得較高的存儲速度，為用戶提供全滿、全空、半滿等多種緩存服務(wù)體驗，滿足數(shù)據(jù)高效存儲的需求。此外，在FIFO數(shù)據(jù)緩存模塊中，應(yīng)用IDT7206芯片進行數(shù)據(jù)讀取時，無須設(shè)置地址線即可直接讀取寫入之后的數(shù)據(jù)，簡化了數(shù)據(jù)緩存和讀取的過程。因此，IDT7206芯片具有性價比高的特點，符合FIFO數(shù)據(jù)緩存模塊的經(jīng)濟性設(shè)計需求。

1.5 電源模塊

對于PCI接口而言，其輸出電壓通常有以下3個數(shù)值，分別是±12V、+5V，本文系統(tǒng)所配置的電源電壓通常為+3.3V、+2.5V，所以，須運用AS117 - 2.5V、AS117 - 3.3V電源轉(zhuǎn)換芯片對PCI卡電源進行轉(zhuǎn)換，使其電源電壓轉(zhuǎn)換為所需要的電源電壓。

1.6 驅(qū)動程序與采集軟件

為保證PCI 板卡使用性能，需運用波分復(fù)用（Wavelength Division Multiplexing，WDM） ，開發(fā)相應(yīng)的模板驅(qū)動程序，然后，對該驅(qū)動程序進行略微修改和調(diào)整，即可開發(fā)出符合本文系統(tǒng)的驅(qū)動程序。此外，在編寫本文系統(tǒng)采樣程序期間，技術(shù)人員需運用Vi?sual C++ 6.0開發(fā)環(huán)境，開發(fā)和編寫包含F(xiàn)IFO功能的相應(yīng)程序，為后期測試本文系統(tǒng)功能創(chuàng)造了良好的條件。

1.7 通信與控制模塊

通信與控制模塊的設(shè)計旨在實現(xiàn)本文系統(tǒng)與上位機之間的數(shù)據(jù)通信。通過該模塊，系統(tǒng)不僅能夠?qū)⒉杉降臄?shù)據(jù)上傳至上位機，還能實時接收上位機傳輸?shù)男畔ⅰ榱颂岣邤?shù)據(jù)采集效率和處理質(zhì)量，在設(shè)計通信與控制模塊時采用了Verilog HDL編程語言，并編寫了相應(yīng)的驅(qū)動程序，以實現(xiàn)精確計數(shù)。用戶可以根據(jù)自身需求靈活設(shè)置和調(diào)整計數(shù)間隔和時間間隔。

1.8 數(shù)據(jù)處理模塊

數(shù)據(jù)處理模塊作為本文系統(tǒng)的核心模塊，在具體設(shè)計時，需預(yù)處理邏輯門電路（Transistor-TransistorLogic，TTL） 電平信號，并將處理結(jié)果直接轉(zhuǎn)換為二進制計數(shù)值，該上位機結(jié)合所接收到的二進制計數(shù)值，輸出用戶所需要的數(shù)據(jù)。數(shù)據(jù)處理模塊運行原理如下：首先，運用濾波處理方式，對兩路正交光柵信號進行初步化處理，避免噪聲信號進入光柵信號。其次，對所獲得的兩路方波信號進行細辨處理，提高最終測量結(jié)果的精確度。再次，運用可逆計數(shù)器，降低光柵數(shù)據(jù)計數(shù)值，并結(jié)合所接收到的操作指令，將用戶感興趣的數(shù)據(jù)加載和呈現(xiàn)出來。在進行數(shù)據(jù)處理期間，通常需要做好對相等時間和相等間距數(shù)據(jù)采樣工作。在進行相等時間數(shù)據(jù)采樣時，需借助控制時鐘，對相等時間間隔數(shù)據(jù)進行等時控制；在進行相等間距數(shù)據(jù)采樣時，需借助控制計數(shù)器，對脈沖距離數(shù)據(jù)進行實時采集和整理。

2 數(shù)據(jù)采集卡系統(tǒng)硬件電路設(shè)計

硬件電路屬于數(shù)據(jù)采集卡系統(tǒng)重要組成部分，為光柵信號濾波、采集和細分提供重要的硬件支持。數(shù)據(jù)采集卡系統(tǒng)硬件電路主要包含光柵信號預(yù)處理電路、FIFO數(shù)據(jù)緩存電路、FPGA功能電路等組成部分。

2.1 光柵信號預(yù)處理電路設(shè)計

本系統(tǒng)在選用光柵時，優(yōu)先選用了雷尼紹光柵尺，該光柵尺所輸出的信號為典型的方波信號。在設(shè)計光柵預(yù)處理電路時，技術(shù)人員需采用差分處理技術(shù)，結(jié)合方波信號特征，將四路信號進行劃分，使其劃分為兩路信號。此外，還選用MC3486芯片，將方波信號從原來的四路信號轉(zhuǎn)變?yōu)楝F(xiàn)在的兩路信號，然后，將兩路信號發(fā)送至FPGA芯片中，由FPGA芯片對這些兩路信號進行統(tǒng)一化處理，對后期智能化控制光柵信號相同時間采樣數(shù)據(jù)和相同間距采樣數(shù)據(jù)產(chǎn)生積極影響。數(shù)據(jù)采集卡電路原理圖如圖1所示。

2.2 FIFO 數(shù)據(jù)緩存電路設(shè)計

為保證轉(zhuǎn)動慣量測量的精確度和可靠性，需要提高光柵信號的相等時間采樣速度。然而，當數(shù)據(jù)采集量較大時，數(shù)據(jù)的實時傳輸會變得困難和復(fù)雜，可能導(dǎo)致系統(tǒng)資源利用不充分。為解決這些問題，并提高光柵信號數(shù)據(jù)的采樣速度和可靠性，技術(shù)人員采取了數(shù)據(jù)緩存措施，利用數(shù)據(jù)緩存器存儲所需數(shù)據(jù)，并通過計算機對這些數(shù)據(jù)進行識別和傳輸。在數(shù)據(jù)采集卡系統(tǒng)的設(shè)計中，優(yōu)先選擇了FIFO芯片來實現(xiàn)光柵信號數(shù)據(jù)的高速采集和傳輸。

2.2.1 FIFO 芯片選擇

為確保FIFO芯片選型的科學(xué)性和合理性，技術(shù)人員須綜合考慮以下幾個因素：1） PCI端口傳輸?shù)退俾市裕苊庠摱丝趥鬏斔俾食^端口傳送速率最大值。2） 為保證光柵信號采樣的連續(xù)性，需為FIFO設(shè)置具有唯一性的標識，方便后期快速區(qū)分和識別FIFO 芯片。3） 為避免傳輸數(shù)據(jù)出現(xiàn)丟失問題，在選用FIFO芯片時，要確保所選用的FIFO芯片含有滿標志和空標志。結(jié)合以上分析結(jié)果，在設(shè)計和實現(xiàn)數(shù)據(jù)緩沖功能時，技術(shù)人員要優(yōu)先選擇IDT72XX 系列的FIFO芯片，該芯片主要由IDT企業(yè)研發(fā)。

2.2.2 FIFO 控制電路設(shè)計

在IDT7206芯片中，技術(shù)人員需要結(jié)合電路實際設(shè)計需求，有針對性地擴充該芯片的容量值、數(shù)據(jù)寬度，以滿足光柵信號數(shù)據(jù)處理需求，所以，在設(shè)計FIFO 控制電路時，需選用兩組IDT7206芯片，擴充FIFO芯片容量值，確保所構(gòu)建的數(shù)據(jù)存儲單元具有較高的存儲空間。運用IDT7206接口電路進行數(shù)據(jù)采集時，借助FIFO芯片識別和讀取數(shù)據(jù)，并利用數(shù)據(jù)總線，將讀取的數(shù)據(jù)傳輸至IDT7206芯片中，同時，還要檢測和判斷HF#信號是否有效。經(jīng)過檢測，如果該信號有效，說明FIFO芯片處于半滿狀態(tài)，此時，會產(chǎn)生相應(yīng)的中斷信號，中斷數(shù)據(jù)傳輸行為，并對數(shù)據(jù)進行快速讀取和存儲，降低數(shù)據(jù)丟失風(fēng)險。FIFO芯片在具體應(yīng)用中，通過對F_R信號進行實時控制，可以向數(shù)據(jù)總線發(fā)送有價值的信息數(shù)據(jù)，確保上位機讀取和獲取數(shù)據(jù)的及時性和有效性。應(yīng)用FIFO芯片讀取信息數(shù)據(jù)時，降低信號干擾風(fēng)險，從而達到連續(xù)化、穩(wěn)定化采集數(shù)據(jù)的目的。在傳輸數(shù)據(jù)期間，數(shù)據(jù)采集卡系統(tǒng)運用控制傳輸模式進行數(shù)據(jù)傳輸，同時，通過控制FPGA芯片上信號線，實現(xiàn)對重要數(shù)據(jù)的安全化、穩(wěn)定化采集和傳輸。

2.3 FPGA 功能電路設(shè)計

FPGA功能是數(shù)據(jù)采集卡系統(tǒng)的重要組成部分，它不僅能夠快速開發(fā)和編寫光柵信號數(shù)據(jù)的邏輯程序，還能實現(xiàn)數(shù)據(jù)的實時交互和存儲。在選擇FPGA 芯片時，應(yīng)優(yōu)先考慮傳輸速度快、存儲空間大、集成度高的FPF10K系列芯片，該系列芯片由ALTERA公司研發(fā)，能夠降低系統(tǒng)負載功率，提高系統(tǒng)運行性能。此外，該系列芯片還含有豐富的邏輯資源，滿足光柵信號高效處理的需求。為方便數(shù)據(jù)采集卡系統(tǒng)的調(diào)試，在設(shè)計FPGA功能電路時，主要采用了以下兩種下載模式：1） 在線調(diào)試模式，支持用戶在斷電狀態(tài)下重新下載所需程序；2） 存儲模式，用于存儲下載后的程序，防止程序丟失。

3 系統(tǒng)實驗與結(jié)果分析

在設(shè)計系統(tǒng)總體結(jié)構(gòu)和電路的基礎(chǔ)上，通過采購高質(zhì)量的元器件，完成對數(shù)據(jù)采集卡制作，并運用調(diào)試程序，測試和驗證本文系統(tǒng)功能是否滿足轉(zhuǎn)動慣量高精度測量要求。

3.1 光柵信號等距數(shù)據(jù)采集實驗

在本次實驗中，借助轉(zhuǎn)動慣量測量臺，對光柵信號進行等距數(shù)據(jù)采集實驗。具體實驗操作如下：首先，將數(shù)據(jù)采集卡等間隔距離和運動速度分別設(shè)置為20μm、20mm/s，獲得如圖2（a） 所示的數(shù)據(jù)等間隔抽取后曲線圖曲線1，然后，將光柵信號運動速度調(diào)整為40mm/s，獲得如圖2（a） 所示的數(shù)據(jù)等間隔抽取后曲線圖曲線2，接著，將本文系統(tǒng)所采集的數(shù)據(jù)進行統(tǒng)一繪制，得到如圖2（b） 所示的數(shù)據(jù)等間隔抽取前曲線圖。從圖2數(shù)據(jù)可以看出，當數(shù)據(jù)采集卡以20mm/s速度進行運動時，將數(shù)據(jù)采樣頻率控制為每隔10個點采樣一次；當數(shù)據(jù)采集卡以40mm/s速度進行運動時，可以每隔5個點進行一次數(shù)據(jù)采樣。通過計算以上兩條曲線的等間隔點，發(fā)現(xiàn)這兩條曲線等間距標準差相對較低，分別為0.25μm、0.27μm，因此，運用本文系統(tǒng)，可以保證相同間距采樣結(jié)果的精確度和有效性。

3.2 光柵信號等時數(shù)據(jù)采集實驗

在本次實驗中，借助轉(zhuǎn)動慣量測量臺，對光柵信號進行等時數(shù)據(jù)采集實驗，具體實驗操作如下：將采樣時間設(shè)置為50 s，獲得如圖3所示的采樣結(jié)果，并采用周期計算的方式，對各個周期進行計算，經(jīng)過計算發(fā)現(xiàn)周期標準差達到0.001 3 s，說明應(yīng)用本系統(tǒng)進行轉(zhuǎn)動慣量測量可以獲得較高的測量精確度。

4 結(jié)束語

本文設(shè)計了一款功能完善、實用性強的光柵數(shù)據(jù)采集卡系統(tǒng)。該系統(tǒng)具有精確度高、穩(wěn)定性好、響應(yīng)速度快等特點，在等距與等時采樣方面展現(xiàn)出較高的應(yīng)用價值，能夠有效確保數(shù)據(jù)的完整性，并顯著提升轉(zhuǎn)動慣量測量的精確度。本系統(tǒng)具有較高的實用價值和應(yīng)用前景。相關(guān)部門可以加強對數(shù)據(jù)采集卡系統(tǒng)的推廣和普及，以提高轉(zhuǎn)動慣量的測量效率和精度。

參考文獻：

[1] 陳建勛，吳少杰，劉忠偉，等.基于PCI數(shù)據(jù)采集卡的鈑金沖裁過程自動監(jiān)測系統(tǒng)[J].自動化技術(shù)與應(yīng)用，2020，39（3）：126-130.

[2] 金冉，陳永久，張軍，等.基于圓光柵和加窗FFT的低頻角振動測量方法[J].宇航計測技術(shù)，2022，42（6）：41-46.

[3] 張晰，姜元，姜潤強，等.國產(chǎn)FPGA增量式光柵尺信號采集系統(tǒng)的設(shè)計[J].儀表技術(shù)與傳感器，2023（8）：75-78，87.

[4] 徐一清，周益民，周國泉，等.基于NI數(shù)據(jù)采集卡的鉑電阻溫度系數(shù)測量[J].大學(xué)物理實驗，2022，35（4）：90-94.

[5] 張擁軍.工業(yè)熱風(fēng)爐監(jiān)控系統(tǒng)數(shù)據(jù)采集卡的設(shè)計研究[J].工業(yè)加熱，2022，51（8）：54-57.

【通聯(lián)編輯：代影】