脈沖壓縮原理及FPGA實(shí)現(xiàn)

0 引言

隨著現(xiàn)代科技的發(fā)展，對(duì)雷達(dá)的作用距離、距離分辨力等性能提出了越來越高的要求。根據(jù)雷達(dá)理論，距離分辨力取決于信號(hào)的帶寬，探測(cè)距離取決于信號(hào)的時(shí)寬，所以理想的雷達(dá)信號(hào)應(yīng)具有大時(shí)寬帶寬積。單載頻脈沖信號(hào)的時(shí)寬帶寬積近似為1，因此作用距離與距離分辨力存在矛盾。采用脈沖壓縮可以有效解決上述矛盾，這樣既提高了雷達(dá)的作用距離，又保證了較高的距離分辨力。用數(shù)字方式實(shí)現(xiàn)的脈沖壓縮具有可靠性高，靈活性好，可編程、便于應(yīng)用。因此，這里介紹一種在FPGA上用分布式算法實(shí)現(xiàn)時(shí)域脈沖的壓縮，它是一種基于查找表的計(jì)算方法，與傳統(tǒng)算法(乘累加)相比，分布式算法可以極大地減少硬件電路地規(guī)模，易于實(shí)現(xiàn)流水線處理，從而提高電路的執(zhí)行速度。