一種新型軟件無線電通用平臺設計

摘 要:軟件無線電為實現多種無線通信標準提供了方便，其基本思想是構造一個通用的硬件平臺，把盡可能多的通信功能用可升級、可替換的軟件來實現。采用FPGA+DSP的處理結構，結合高性能的DDC和DUC處理芯片，設計了一個通用軟件無線電平臺。FPGA能夠根據需要完全重新配置，實現特定標準的數據通道，DSP處理器則完成基帶處理的算法實現，以實現從一種標準切換至另一種標準。通過測試，系統具有很好的穩定性，信噪比滿足通信要求，D/A輸出效果好，該系統已作為產品成功地應用于某院校的電子對抗項目。

關鍵詞:軟件無線電;FPGA;DDC;DUC

中圖分類號:TP273文獻標識碼:A

文章編號:1004-373X(2010)05-032-03

Design of General Flat for Novel Software Radio

SU Yongzhi1，GENG Yuling2

(1.Institute of Command and Technology of Equipment，Beijing，101416，China;2.Beijing Aerospace Control Center，Beijing，102206，China)

Abstract:Software radio provides a convenience for realizing a variety of communication standards，its basic idea is to construct a general hardware platform which can achieve the communication function as much as possible by the use of scalable and replaceable software.A general software radio platform is designed which adopts FPGA+DSP structure and uses high quality DDC and DUC chips.In the system，FPGA can realize specific standard data channel，and DSP processor can complete the switch of communication standard.The experiment results demonstrate that the system has good stability，SNR can meet communication requirements，and the output of D/A has a good result.As a product，the system has been successfully applied in the project of electronic countermeasures by some institution.

Keywords:software radio;FPGA;DDC;DUC

0 引 言

軟件無線電是具有可重配置硬件平臺的無線設備，可以跨多種通信標準，其基本思想是以開放性、可擴展、結構最簡的硬件為通用平臺，把盡可能多的通信功能用可升級、可替換的軟件來實現。因為更低的成本、更大的靈活性和更高的性能，已迅速成為軍事、公共安全和商用無線領域的事實標準。軟件無線電能夠對多種波形進行基帶處理和數字中頻處理，而數字中頻處理能夠將數字信號處理的領域從基帶擴展到射頻。同時，支持基帶和中頻處理的能力又增加了系統的靈活性，也減小了制造成本。

目前用于數字信號處理的器件有三種:ASIC，FPGA，DSP。ASIC即專用集成電路，它的優點是速度高、體積小以及低功耗，缺點在于可編程能力較弱。FPGA具備現場可編程能力，速度高，適合處理順序邏輯，功耗較低;缺點在于處理復雜算法時程序設計難度大。DSP也具備可編程能力，其特殊的硬件結構非常適合數字信號處理算法，且程序設計相對于FPGA要容易;缺點在于功耗高，速度較低，也不適合比特流的順序處理。基于對運算能力和可編程能力的考慮，選擇DSP+FPGA結構。FPGA實現大計算量的信號處理數據通道和控制，讓系統延遲最小，而DSP處理器則完成基帶處理的算法實現，以實現從一種標準切換至另一種標準。DSP處理器能夠動態地在軟件的主要部分間切換，而FPGA能夠根據需要完全重新配置，實現特定標準的數據通道[5]。

本文介紹了一種基于DSP+FPGA 的數字中頻處理通用平臺，以對軟件無線電的設計提供一種靈活的架構，在這個平臺之上利用數字上變頻器和下變頻器以實現軟件無線電中頻信號的接收與發射功能，利用FPGA 的容量大、可編程實現很多功能，并結合DSP具有高速的信息處理能力的特點，可以靈活方便地對數據進行處理，使得整個平臺結構靈活，通用性強，易于擴展。

本平臺較其他類似平臺的優點在于:

(1) 將DSP，FPGA，A/D，D/A，DUC，DDC集成在一塊板卡上，集成度高，體積小，功耗小，也減少了數據在多塊板卡間傳輸可能引起的損壞;

(2) DUC和DDC采用硬件電路，避免應用軟件實現難度大的困難，降低開發難度，縮短開發周期。

1 數字中頻處理通用平臺設計方案

數字中頻處理平臺為6U CPCI結構，主要由A/D轉換及DDC模塊、D/A+DUC轉換模塊、DSP信號處理模塊、PCI總線接口、FPGA高速數字傳輸、存儲器等幾部分組成。總體框圖如圖1所示。

圖1 系統總體框圖

DSP信號處理模塊主要用于針對TI的DSP相關的技術開發、應用和仿真，板上集成了兩片TMS320C6713浮點DSP芯片，因而可極大地滿足通信、雷達、數字電視等高科技領域對信號處理實時性的要求[6]。FPGA采用的是Virtex-4系列的SX35，通過編程可完成使用者想要實現的功能。FPGA間可通過LVDS總線交換數據，此總線工作速率可滿足實時性的要求。在數字下變頻和上變頻側，各有一組FPGA和DSP構成數據處理單元，在此單元中它們共用外部存儲器，以實現數據的交換、處理與存儲。在每組的FPGA和DSP中都有自定義方式的外引線接到接插件，以方便擴展功能。在本系統中，系統可以對外部無線電信號進行采集與處理，也可以把數據從PC機傳送到系統中，由系統處理后從D/A通道發送出去。因為FPGA和DSP具有系統隨時更新程序的功能，所以在對無線電信號的處理上具有很強的靈活性[7]。

系統PCI管理芯片采用Quicklogic公司的QL5064，這是一款反熔絲設計的芯片，符合 PCI V2.2 規范，包括PCI部分和用戶部分。PCI嵌入式內核由各種控制器和一系列FIFO組成，它具有零等待狀態猝發連接能力，可提供高達600 MB/s的PCI數據傳輸率，主要實現系統與PCI總線的連接。主機可以通過PCI總線實現對板上所有資源的訪問，包括對FPGA及DSP的程序配置，對系統工作寄存器的配置，對內存的讀寫。QL5064還可以作為PCI總線主設備，以DMA方式與主機內存交換數據，發起initial方式訪問PCI總線上其他設備。另外，利用QL5064器件上的FPGA部分模塊，可以實現PC機通過PCI總線隨時更新FPGA和DSP程序。

本系統可以在一個板卡上完成軟件無線電的接收與發射功能，同時具有系統可以隨時配置的硬件DUC，使用者也可以采用FPGA實現軟核DUC的功能;FPGA和DSP都能進行數據處理，為使用者提供了多重選擇;硬件設計上實現了可由PC機通過PCI總線隨時更新FPGA和DSP的功能，極大地方便了程序調試。

1.1 發射前端數字中頻處理系統

發射前端是由高速DAC+數字上變頻、抽取濾波處理模塊以及專用數字信號處理(DSP)模塊組成。信號處理模塊由FPGA和DSP組成，DSP完成復雜算法的計算，而FPGA完成路徑選擇、工作配置等實時性強的工作。經信號處理模塊處理后的數字信號送到數字上變頻及抽取濾波處理模塊，經處理后再送到高速DAC傳送給發射系統。

數字上變頻DUC與DAC的實現采用AD公司的AD9857。AD9857是Analog Devices公司推出的一種單片混合信號的14位積分數字上行轉換器，集成數字上變頻DUC功能與DA轉換功能的DDS芯片。采樣速率為200 MSPS，可產生直流到80 MHz的數字輸出和80 dB窄帶的無雜散信號動態范圍。

AD9857具有200 MHz內部時鐘速度，集成了帶鎖定指示器的4～20倍可編程時鐘倍頻器，可提供高精度的系統時鐘;內部32位正交DDS，可實現FSK調制功能;14位DDS和DAC的數據路徑結構，可接受復合I/Q輸入數據;32位頻率控制字，而且控制接口簡單:10 MHz串行，并與SPI兼容;具有反轉SINC功能，在DAC變換之前恢復出想得到的信號包絡;有很好的動態特性:當65 Hz模擬信號輸出時，D/A轉換電路輸出的無雜散動態范圍SFDR大于80 dB，并且能夠對8位輸出進行幅度控制。

1.2 接收后端數字中頻處理系統

接收后端是由高速ADC模塊、數字下變頻、抽取濾波處理模塊以及專用數字信號處理(DSP)模塊組成。輸入的模擬中頻信號先經過高速ADC模塊，在中頻進行帶通采樣數字化，然后進行數字下變頻，將感興趣的信號轉換至基帶，同時做抽樣率轉換及濾波處理，之后由后續的專用數字信號處理器(DSP)進基帶信號處理[3]。

A/D采樣之后的數字信號速率非常高，要從這些高速信號中得到有用的基帶信號，需要有效地對其進行數字下變頻、抽取、濾波等處理，這些功能可以采用現場可編程門陣列(FPGA)來實現。FPGA具有較高的處理速度和較高的穩定性，同時又具有設計靈活、易于修改和維護的優點，可以適應不同的系統的要求，采用靈活的結構滿足不同的需要，提高了系統的適用性及可擴展性。專用數字信號處理器(DSP)主要是通過軟件來實現數字基帶信號處理以及比特流控制、編碼解碼等高速的數據交換和處理功能。DSP的運算速度和精度決定著系統的數據處理能力，同時也會對整個系統的性能和結構產生重要的影響。

AD芯片采用AD公司的AD6645。AD6645是一種高速、高性能、單片14位ADC，它的高速性能特點允許用于采樣速率高達105 MHz的中頻采樣。AD6645的數字輸出電平與CMOS兼容。因為AD6645的轉換速率很快，所以允許更經濟有效的設計。轉換后的數字信號送入到下變頻模塊DDC中進行處理，DDC采用AD公司的AD6634。從AD6634中出來的數字信號再由FPGA存入板上SDRAM中，以便于由DSP芯片加以處理。DDC可以由系統隨時進行配置，這樣可以減輕FPGA編程的壓力。

2 系統測試與分析

2.1 穩定性測試

穩定性是一個系統長時間工作的一個重要指標。測試時使用兩臺信號源，信號源2輸出10 MHz參考信號給信號源1，使兩臺信號源輸出的信號嚴格相參。信號源1產生一個外時鐘信號，而信號源2產生一個10 MHz正弦波信號。通用處理平臺對10 MHz正弦波進行采樣，并通過內部DDC將采樣的10 MHz正弦波(將DDC的中頻設定為10 MHz)正交解調為直流I，Q信號。解調出的直流I，Q信號送到計算機中，用Matlab求幅度和相位。

每隔20 min采集一組數據，共采集了3組數據。數值如下:

(1) 幅度均值為70.41 dB，標準差為0.003 2 dB;相位均值為116.82°，標準差為0.055 3°;

(2) 幅度均值為70.41 dB，標準差為0.003 1 dB;相位均值為116.78°，標準差為0.057 6°;

(3) 幅度均值為70.40 dB，標準差為0.003 1 dB;相位均值為116.75°，標準差為0.053°。

從三組數據可以看出，接收系統隨時間變化穩定性很好。如圖2所示。

2.2 信噪比測試

ADC時鐘為80 MHz，采集的輸入AD信號是5 MHz正弦波，對采集的數據用Matlab計算其方差[8](信號疊加噪聲的功率)，并結合噪聲功率，按照式(1)，最終得到信噪比為[9]48081 0 dB。

SNR=10lg (σ2s-σ2n)/σ2n

(1)

式中:σ2s表示信號疊加噪聲的功率;σ2n表示噪聲功率。

圖2 第一次采集的信號幅度和相位

DDC時鐘80 MHz，抽取設定16，A/D模擬信號輸入為10.1 MHz正弦波，DUC中頻為10 MHz，對采集的數據用Matlab進行方差計算，最終得到的信噪比為45.514 4 dB。

結果表明，信噪比滿足通信要求。

2.3 D/A輸出測試

圖3(a)是配置DUC在DAC芯片內部生成的5 MHz正弦波的輸出顯示(4.996 MHz);圖3(b)是從FPGA給DAC的一個10 MHz正弦波得到的波形顯示(9996 MHz)。從這兩個波形顯示來看，AD9857器件的DUC部分工作效果很好，其DAC輸出效果也非常好。

圖3 D/A輸出測試3 結 語

本系統中，FPGA可提供通用的計算結構，實時性好，非常適合于軟件無線電中基帶和IF數字處理的需要。另外，通用處理DSP與FPGA結合使用，發揮各自的優勢，能夠增強功能，改善吞吐量，減小系統成本和降低系統功率。板上設計有硬件數字下變頻和數字上變頻器件，可以用系統對它們進行靈活的配置，使得對DDC和DUC的應用變得簡單，初學者也能很容易地實現這些功能。目前，本文所設計的通用平臺系統，已作為產品成功地應用于某院校的電子對抗項目。

參考文獻

[1]李國振，葛臨東，歐陽喜，等.基于軟件無線電的短波多路并行處理系統的設計與實現[J].電子技術應用，2009(2):57-60，63.

[2]杜飛.軟件無線電技術及其在軍事通信中的應用[J].信息通信，2009(1):70-72.

[3]楊小牛，樓才義，徐建良.軟件無線電原理與應用[M].北京:電子工業出版社，2001.

[4]楊義先.軟件無線電技術與應用[M].北京:北京郵電大學出版社，2000.

[5]王延昭.基于DSP和FPGA的信號處理平臺[J].數字通信世界，2008(5):46-48.

[6]李方慧，王飛，何佩琨.TMS320C6000系列DSPs原理與應用[M].北京:電子工業出版社，2003.

[7]張雄偉，陳亮，徐光輝.DSP芯片的原理與開發應用[M].北京:電子工業出版社，2004.

[8]陳桂明，張明照，戚紅雨.應用Matlab語言處理數字信號與數字圖像[M].北京:科學出版社，2000.

[9]胡廣書.數字信號處理[M].北京:清華大學出版社，2003.

[10]都佰勝.數字下變頻的FPGA實現[J].電子設計工程，2009，17(3):43-44，48.